

ĐẠI HỌC KHOA HỌC TỰ NHIÊN - ĐHQG TP.HCM
KHOA ĐIỆN TỬ - VIỄN THÔNG

BÁO CÁO THỰC HÀNH

THIẾT KẾ MẠCH IN PCB VỚI KICAD

Lab 05: Placement – Bố trí linh kiện trên bo mạch in PCB


Họ và tên:	Lê Ngọc Tường
MSSV:	23207124
Lớp:	23DTV_CLC3
Môn học:	Thiết kế mạch in PCB với KiCad (HK3/2025-2026)

TP. HỒ CHÍ MINH, NĂM HỌC 2025 - 2026

CÂU 1: NGUYÊN LÝ VÀ VAI TRÒ CỦA TỤ LỌC INPUT/OUTPUT GẦN IC NGUỒN

Trong thiết kế mạch in PCB, việc đặt các tụ lọc ngõ vào (*Input Capacitor*) và ngõ ra (*Output Capacitor*) áp sát chân của các IC nguồn (như IC ổn áp tuyến tính LDO AMS1117-3.3 hay IC chuyển đổi nguồn đảo áp LM2776) là quy tắc bắt buộc vì các lý do kỹ thuật sau:


- **Triệt tiêu điện cảm ký sinh của đường mạch ($L_{\text{parasitic}}$):** Mọi đường mạch in bằng đồng trên PCB đều có điện cảm ký sinh tỷ lệ thuận với chiều dài đường dẫn (trung bình khoảng 1 nH/mm). Khi tải tiêu thụ thay đổi dòng điện nhanh (di/dt lớn) hoặc IC hoạt động ở tần số chuyển mạch cao (LM2776 hoạt động ở tần số 2 MHz), điện cảm ký sinh sẽ gây ra sụt áp tức thời và xung điện áp quá độ theo công thức: $V_{\text{noise}} = L_{\text{parasitic}} \times (di/dt)$. Đặt tụ lọc sát chân IC giúp rút ngắn chiều dài đường mạch tới mức tối thiểu, giảm điện cảm ký sinh về gần 0 và duy trì mức điện áp cấp ổn định cho IC.
- **Thu nhỏ diện tích vòng lặp dòng điện (Current Loop Area):** Dòng điện xoay chiều cao tần nạp xả qua tụ sẽ chạy theo một vòng khép kín giữa IC, tụ điện và mặt phẳng mass (GND). Diện tích vòng lặp này càng lớn thì bức xạ nhiễu điện từ trường (EMI) ra môi trường xung quanh càng mạnh và mạch càng dễ bị thu nhận nhiễu từ các khối lân cận. Việc đặt tụ áp sát chân IC giúp diện tích vòng lặp nhỏ nhất, tăng cường tính tương thích điện từ (EMC).
- **Đảm bảo tính ổn định của vòng phản hồi (Feedback Stability):** Đối với các IC ổn áp LDO như AMS1117-3.3, tụ ngõ ra tham gia trực tiếp vào việc bù tần số và định vị điểm cực/điểm không (*Zero/Pole compensation*) cho mạch khuếch đại sai số nội. Nếu đặt tụ lọc ở xa, nội trở ký sinh (ESR_{trace}) và điện cảm đường mạch sẽ làm dịch pha của tín hiệu phản hồi, dẫn đến hiện tượng mạch bị tự kích dao động, gây mất ổn định điện áp ngõ ra và sinh nhiệt lớn.



Hình 1. Vị trí thực tế của tụ lọc ngõ vào/ngõ ra C2, C3 áp sát chân IC ổn áp U1 (AMS1117-3.3) và tụ bay chuyển mạch C4, C5 áp sát IC đảo áp U2 (LM2776)

CÂU 3: ĐÁNH GIÁ ĐIỂM CHƯA TỐI ƯU TRÊN PCB MẪU VÀ ĐỀ XUẤT CẢI THIẾN

- **Vị trí chưa tối ưu trên PCB mẫu:** Dãy 6 LED chỉ thị (D1-D6) trên bo mạch mẫu được xếp quá sát nhau (khoảng cách tâm giữa hai LED chỉ khoảng 3.5 mm) và không có dòng chữ chú thích chức năng rõ ràng trên lớp Silkscreen (F.Silkscreen). Khi cả 6 đèn cùng sáng, ánh sáng bị tán xạ lẫn nhau gây khó phân biệt và người dùng phải dò lại sơ đồ nguyên lý để biết từng đèn hiển thị tín hiệu gì.
- **Đề xuất giải pháp cải thiện:**
- *Giãn khoảng cách đặt LED:* Tăng khoảng cách tâm giữa các LED lên 6.0 mm để phân tách ánh sáng rõ rệt giữa các vùng quang học.
- *Bổ sung nhãn Silkscreen:* In trực tiếp các nhãn văn bản chức năng 5V, 3V3, -5V, 1Hz, RX, TX ngay phía trên từng LED tương ứng để người dùng nhận diện tức thì trạng thái bo mạch mà không cần tra cứu tài liệu.




Hình 3. Minh họa giải pháp bổ sung nhãn Silkscreen trực quan và giữ khoảng cách tâm an toàn cho cụm LED chỉ thị

CÂU 4: VAI TRÒ VÀ NGUYÊN TẮC ĐỊNH VỊ CỔNG KẾT NỐI (CONNECTOR) TRƯỚC TIÊN

Trong quy trình thiết kế mạch in chuyên nghiệp, các cổng kết nối (Connector, Header, Switch) luôn được định vị trước các linh kiện bán dẫn và linh kiện thụ động khác vì hai nguyên nhân căn bản:


- **Ràng buộc cơ khí và kích thước bao ngoài (Mechanical Constraints):** Cổng kết nối là giao diện tiếp xúc trực tiếp giữa bo mạch với cáp ngoại vi và vỏ hộp thiết bị (Enclosure). Vị trí của chúng bị khóa cứng bởi kích thước khoét lỗ cơ khí trên vỏ hộp. Nếu xếp linh kiện bên trong trước rồi mới tìm chỗ cho Connector thì cổng cắm có thể bị lệch lỗ vỏ hoặc bị linh kiện cao cản trở thao tác cắm rút.
- **Xác lập quy hoạch luồng tín hiệu (Floorplanning):** Vị trí của Connector xác định điểm đầu vào (Input/Source) và điểm đầu ra (Output/Sink) của tín hiệu và nguồn điện. Định vị Connector trước giúp kỹ sư phân chia rõ ràng các phân vùng chức năng theo hướng từ trái sang phải hoặc từ trên xuống dưới, ngăn chặn hiện tượng đường mạch tín hiệu bị cắt ngang qua vùng nguồn gây nhiễu chéo.




Hình 4. Bố trí các cổng kết nối và rào cắm header (USB1, SW2, J1, J3-J8) dọc theo mép viền bo mạch để đảm bảo yêu cầu cơ khí và định hướng luồng tín hiệu

CÂU 5: MINH CHỨNG KẾT QUẢ PLACEMENT VÀ PHÂN VÙNG CÁC KHỐI CHỨC NĂNG TRÊN PCB

Bo mạch nguồn đa năng gồm 38 linh kiện đã được phân bổ thành 7 khối chức năng hoàn chỉnh trên diện tích bo mạch 50 × 50 mm.



Hình 5. Phân vùng 7 khối chức năng trên PCB 2D



Hình 6. Phối cảnh 3D Isometric 38 linh kiện

Bảng 1: Danh sách kiểm tra chất lượng Placement (Pre-Routing Checklist)

STT	Nội dung kiểm tra	Quy chuẩn áp dụng	Kết quả	Ghi chú thực tế
1	Không có Footprint chồng lấn	Ranh giới lớp F.CrTYd cách ly	ĐẠT (Pass)	Khoảng cách thân ≥ 0.5mm
2	Connector/USB/Header đúng vị trí và hướng	Miệng cắm quay ra ngoài mép bo	ĐẠT (Pass)	USB1, SW2, J1, J3-J8 đúng hướng
3	IC được bố trí theo từng khối chức năng	Linh kiện gom theo 7 cụm chức năng	ĐẠT (Pass)	U1, U2, U3, U5 phân khu độc lập
4	Tụ Input/Output đặt gần IC tương ứng	Chiều dài đường mạch ≤ 3.0mm	ĐẠT (Pass)	C2, C3 sát U1; C4, C5 sát U2
5	Tụ decoupling đặt gần chân nguồn IC	Áp sát trực tiếp chân VDD/REGIN	ĐẠT (Pass)	C6, C7, C8, C9 bao quanh U3
6	Không có linh kiện đặt quá sát mép PCB	Cách Edge.Cuts ≥ 0.5mm	ĐẠT (Pass)	Pad linh kiện lùi vào trong ≥ 1.0mm
7	Đủ không gian để Routing	Kênh dẫn track thông thoáng	ĐẠT (Pass)	Khoảng hở giữa các khối ≥ 1.5mm
8	Đủ không gian cho hàn, lắp ráp và đo kiểm	Không che khuất điểm đo và header	ĐẠT (Pass)	Đầu que đo tiếp cận dễ dàng