

LAB 07

DESIGN RULES CHECKERS

I. Mục tiêu

Kiểm tra và sửa chữa các lỗi phát sinh trong quá trình đi dây, đảm bảo được quy tắc thiết kế


II. Nội dung thực hành

1. DESIGN RULES CHECKERS

Công cụ Design Rules Checker (DRC) được sử dụng để xác minh rằng bo mạch PCB đáp ứng tất cả các yêu cầu được thiết lập trong hộp thoại **Board Setup** và tất cả các chân cắm (pads) đều được kết nối chính xác theo danh sách lưới (netlist) hoặc sơ đồ nguyên lý.

KiCad có thể tự động ngăn chặn một số vi phạm quy tắc thiết kế trong quá trình đi dây, nhưng nhiều vi phạm khác không thể ngăn chặn tự động. Do đó, việc chạy công cụ kiểm tra quy tắc thiết kế trước khi xuất các tệp tin sản xuất cho PCB là vô cùng quan trọng.


Để khởi chạy công cụ DRC, nhấp vào biểu tượng kiểm tra quy tắc trên thanh công cụ phía trên, hoặc chọn **Design Rules Checker** từ menu **Inspect**.



Hình 1. Hộp thoại DRC

- ❖ **Refill all zones before performing DRC** (Đổ lại tất cả các vùng phủ đồng trước khi kiểm tra DRC): Tự động tính toán lại và đổ lại các vùng đồng (copper zones) trước khi chạy quy trình kiểm tra.
- ❖ **Test for parity between PCB and schematic** (Kiểm tra tính tương thích giữa PCB và sơ đồ nguyên lý): So sánh đối chiếu các linh kiện, thuộc tính và kết nối giữa PCB và sơ đồ nguyên lý.

Ngoài ra, có thể lựa chọn các tùy chọn kiểm tra DRC khác bằng cách nhấp vào biểu tượng cài đặt.



Hình 2. Các tùy chọn DRC

- ❖ **Report All Errors for Each Track:** Khi được bật, tất cả các lỗi khoảng cách sẽ được báo cáo trên từng phân đoạn đường mạch. Khi bị tắt, chỉ có lỗi đầu tiên được báo cáo. Bật tùy chọn này sẽ khiến công cụ DRC chạy chậm hơn.
- ❖ **Cross-probe Selected Items** (Định vị chéo các mục được chọn): Khi được bật, việc chọn một mục hoặc một vi phạm trong cửa sổ DRC sẽ tự động di chuyển con trỏ đến mục đó trên vùng làm việc thiết kế
- ❖ **Center on Cross-probe** (Căn giữa khi định vị chéo): Khi được bật, việc chọn một mục hoặc vi phạm trong cửa sổ DRC sẽ tự động căn giữa vùng làm việc vào vị trí mục hoặc dấu chỉ vi phạm đó. Tùy chọn này không có hiệu lực nếu Cross-probe Selected Items bị tắt. Lưu ý: Nếu tùy chọn "**Center view on cross-probed items**" được bật trong phần Display Options của Preferences, các đối tượng được định vị chéo vẫn sẽ được căn giữa ngay cả khi tùy chọn này ở bảng DRC bị tắt.

Sau khi chạy DRC, tất cả các vi phạm sẽ được hiển thị ở phần trung tâm của cửa sổ DRC.

Kết quả được phân loại rõ ràng qua 4 thẻ (tabs):

- a. **Violations** (Vi phạm): Danh sách các lỗi và cảnh báo vi phạm quy tắc thiết kế PCB.
- b. **Unconnected Items** (Các mục chưa kết nối): Liệt kê các chân cắm, đường mạch chưa được nối dây hoàn chỉnh.
- c. **Schematics Parity** (Tương thích sơ đồ): Các điểm sai lệch giữa PCB và sơ đồ nguyên lý.
- d. **Ignored Tests** (Các kiểm tra bị bỏ qua): Danh sách các kiểm tra đã được chọn bỏ qua.

Mỗi vi phạm liên quan đến một hoặc nhiều đối tượng trên PCB. Trong danh sách vi phạm, các đối tượng liên quan được liệt kê ngay bên dưới vi phạm đó. Nhấp vào một vi phạm sẽ di chuyển chế độ xem đến khu vực bị ảnh hưởng, và nhấp vào đối tượng cụ thể sẽ làm highlight đối tượng đó.

2. CLEARANCE & CONSTRAINT

Các công cụ giải quyết khoảng cách và ràng buộc cho phép bạn kiểm tra quy tắc khoảng cách và quy tắc thiết kế nào đang được áp dụng cho các mục được chọn. Điều này cực kỳ hữu ích khi thiết kế bo mạch phức tạp có nhiều quy tắc đan xen.

Công cụ Giải quyết Khoảng cách (Clearance Resolution): Để kiểm tra quy tắc khoảng cách áp dụng giữa hai đối tượng, chọn cả hai đối tượng và vào **menu Inspect → Clearance Resolution**. (Nếu chưa chọn hai đối tượng, phần mềm sẽ yêu cầu bạn nhấp chọn từng đối tượng trên màn hình).

Hộp thoại Clearance Report sẽ hiển thị:

- Khoảng cách tối thiểu bắt buộc giữa hai đối tượng trên từng lớp đồng (copper layer).
- Khoảng cách lỗ (hole clearance - giữa lỗ khoan và đối tượng khác).
- Khoảng cách vật lý (physical clearance - giữa hai đối tượng bất kỳ, có phải là lớp đồng hay không).
- Chi tiết quy tắc thiết kế nào dẫn đến giá trị khoảng cách đó (Netclass, Board setup, hay Custom rules).


Công cụ Giải quyết Ràng buộc (Constraints Resolution) Để kiểm tra các ràng buộc thiết kế áp dụng cho một đối tượng, chọn đối tượng đó và vào **Inspect → Constraints Resolution**.

Hộp thoại Constraints Report sẽ liệt kê chi tiết các ràng buộc áp dụng cho đối tượng (ví dụ: bề rộng đường mạch tối thiểu, tối ưu, tối đa, lớp phủ solder mask, vùng cấm keepout, assertions...).

3. ĐIỀU CHỈNH CẤU HÌNH CÁC RULES

Mức độ nghiêm trọng của từng kiểm tra DRC có thể được cấu hình trong phần **Violation Severity** thuộc hộp thoại **Board Setup**. Mỗi quy tắc có thể được thiết lập thành một trong ba mức:

- **ERROR:** Tạo dấu lỗi nghiêm trọng
- **WARNING:** Tạo dấu cảnh báo, nhắc nhở
- **IGNORE:** Bỏ qua hoàn toàn, không kiểm tra quy tắc này



Hình 3. Violation Severity

- Một số lỗi thường gặp
 - ❖ Lỗi về đường dây điện

Tên lỗi (Violation)	Nguyên nhân
Items shorting two nets <i>Các mục chạm chập hai lưới</i>	Hai vùng đồng thuộc hai net khác nhau chồng/chạm lên nhau gây ngắn mạch.
Clearance violation <i>Vi phạm khoảng cách cách điện</i>	Khoảng cách giữa hai đối tượng đồng khác net nhỏ hơn giá trị cấu hình (board-level, net class hoặc custom rule).
Tracks crossing <i>Các đường mạch cắt nhau</i>	Hai đường mạch khác net cắt qua nhau trên cùng một lớp đồng.
Missing connection between items <i>Thiếu kết nối giữa các mục</i>	Hai đối tượng cùng net nhưng chưa được nối trên bo (ratsnest chưa hoàn tất).
Track has unconnected end <i>Đường mạch có đầu hở</i>	Một đầu đoạn track không nối vào track khác, via, pad hay vùng phủ đồng.
Via is not connected / connected on only one layer <i>Via không nối hoặc chỉ nối 1 lớp</i>	Via chỉ chạm đồng ở đúng một lớp hoặc không nối gì cả, dấu hiệu thiếu kết nối.
Copper zones intersect <i>Các vùng phủ đồng giao nhau</i>	Hai copper zone khác net đè lên nhau gây ngắn mạch.
Isolated copper fill <i>Đảo đồng bị cô lập</i>	Một mảng vùng phủ không nối được với bất kỳ đối tượng nào cùng net (copper island).

❖ Lỗi về gia công, sản xuất

Tên lỗi (Violation)	Nguyên nhân
Board edge clearance violation <i>Vi phạm khoảng cách mép bo</i>	Đồng nằm quá sát mép bo (lớp Edge.Cuts) so với cấu hình copper-to-edge.
Hole clearance violation <i>Vi phạm khoảng cách lỗ</i>	Lỗ của pad/via quá gần một đối tượng đồng khác trên cùng lớp.
Drilled hole too close to other hole	Hai lỗ khoan cơ khí gần nhau hơn mức hole-

<i>Lỗ khoan quá gần lỗ khác</i>	to-hole, dễ gây hoặc lệch mũi khoan.
Drilled holes co-located <i>Các lỗ khoan trùng tọa độ</i>	Hai lỗ khoan nằm chồng chính xác cùng một tọa độ (thường do đặt trùng via).
Track width <i>Bề rộng đường mạch sai quy định</i>	Bề rộng track ngoài phạm vi min/max đã cấu hình.
Copper connection too narrow <i>Đoạn kết nối đồng quá hẹp</i>	Kết nối đồng bị thắt cổ chai nhỏ hơn mức minimum connection width.
Copper sliver <i>Dải đồng mỏng bị nhô ra</i>	Xuất hiện mảnh đồng hình chêm rất mỏng, dễ bong tróc hoặc gây chập khi sản xuất.
Courtyards overlap <i>Đường bao linh kiện đè nhau</i>	Courtyard của hai linh kiện chồng lên nhau, linh kiện thật có thể va chạm.
Footprint has no courtyard defined <i>Linh kiện thiếu courtyard</i>	Footprint không có hình vẽ nào trên lớp F.Courtyard / B.Courtyard.
Board has malformed outline <i>Viền bo mạch bị lỗi dạng</i>	Các đường trên Edge.Cuts không khép kín hoặc tự cắt nhau.
Solder mask aperture bridges items with different nets <i>Cửa sổ solder mask nối 2 net</i>	Một khe hở solder mask để lộ nhiều vùng đồng khác net, dễ cầu thiếc khi hàn.
Through hole pad has no hole <i>Chân THT nhưng không có lỗ khoan</i>	Pad khai báo kiểu Through Hole nhưng kích thước lỗ bằng 0.

❖ Các lỗi về sai lệch giữa PCB và Schematic

Tên lỗi (Violation)	Nguyên nhân
Missing footprint <i>Thiếu linh kiện trên PCB</i>	Sơ đồ nguyên lý có ký hiệu nhưng bo mạch chưa có footprint tương ứng.
Extra footprint <i>Dư linh kiện trên PCB</i>	Bo mạch có footprint không tồn tại trong sơ đồ nguyên lý.

Duplicate footprints <i>Linh kiện trùng ký hiệu</i>	Nhiều footprint dùng chung một reference designator (ví dụ hai R5).
Pad net doesn't match schematic <i>Lưới chân cắm không khớp</i>	Net của pad trên PCB khác với pin tương ứng trong sơ đồ.
Footprint attributes don't match symbol <i>Thuộc tính linh kiện không khớp</i>	Value, DNP hoặc Exclude from BOM khác nhau giữa sơ đồ và PCB.
Footprint not found in libraries <i>Không tìm thấy footprint trong thư viện</i>	Footprint trên bo không còn trong thư viện đang hoạt động.
Footprint doesn't match copy in library <i>Footprint khác bản sao thư viện</i>	Footprint trên bo đã bị sửa, khác với bản gốc trong thư viện.

❖ Các lỗi phát sinh khác

Tên lỗi (Violation)	Nguyên nhân
Items not allowed <i>Các mục đặt ở vị trí cấm</i>	Đối tượng nằm trong vùng cấm (Rule Area / keepout) hoặc vi phạm luật disallow.
Unresolved text variable <i>Biến văn bản chưa xác định</i>	Biến dạng \$ {...} trong bản vẽ hoặc khung tên chưa được định nghĩa giá trị.
Padstack is questionable <i>Cấu trúc chân pad nghi vấn</i>	Pad có thiết lập bất thường: PTH không có đồng, pad SMD ở lớp trong, THT thiếu vành đồng...
PTH / NPTH inside courtyard <i>Lỗ nằm trong courtyard linh kiện khác</i>	Lỗ xuyên mạ hoặc lỗ bắt ốc nằm bên trong đường bao của một linh kiện khác.
Item on a disabled copper layer <i>Mục nằm trên lớp đồng bị tắt</i>	Pad/via/track nằm trên lớp đồng không còn tồn tại trong stackup hiện tại.
Track length / Skew out of range <i>Chiều dài hoặc độ lệch sai quy định</i>	Chiều dài track hoặc độ lệch giữa các đường trong nhóm/cặp vi sai vượt ràng buộc.
Differential pair gap out of range <i>Khoảng hở cặp vi sai sai quy định</i>	Khoảng cách giữa hai đường trong cặp vi sai quá hẹp hoặc quá rộng.

**Differential uncoupled
length too long**

Đoạn không ghép cặp quá dài

Đoạn hai đường vi sai chạy không song song (rẽ
nhánh vào pad) dài quá mức cho phép.

III. Kết quả đạt được

- Hoàn thành phần Routing với 0 lỗi DRC

IV. Bài tập về nhà

1. Thống kê các lỗi DRC từ đồ án cá nhân và đưa ra phương án xử lý
2. Thiết lập Design Rules theo thông số nhà sản xuất PCB.

