


BÀI 5 : THIẾT KẾ LAYOUT MẠCH VLSI CƠ BẢN DÙNG TOOL IC CUSTOM COMPILER

I. Tóm lược lý thuyết:

Thiết kế Layout là giai đoạn kế tiếp sau khi đã hoàn thành thiết kế mạch ban đầu (Schematic) và mô phỏng mạch trước Layout (Pre-Layout Simulation).

Ở giai đoạn thiết kế Layout, mạch Schematic sẽ được kẻ ở mức các lớp vật lí, mạch sẽ được thiết kế theo từng lớp vật liệu khác nhau dựa trên cấu trúc của Schematic đã có, thiết kế Layout cho cái nhìn rõ hơn về mạch Schematic khi sản xuất thực tế sẽ có cấu tạo như thế nào.

Sau khi hoàn tất thiết kế Layout (đã kiểm tra và thỏa các điều kiện như DRC, LVS,...). File Layout sẽ được xuất ở định dạng GDSII và sẽ được dùng trong quá trình sản xuất thực tế.




Hình 1. 1 Vị trí giai đoạn Layout trong quy trình thiết kế vi mạch.

II. Thực hành

1. Tiến hành mở công cụ IC Custom Compiler:

- Truy cập vào default gateway máy chính: *192.168.105.102*
username: *mkhak19* Pass: *Nguyenkha1701*. (Ca3 và Ca4)
- Truy cập vào thư mục làm việc :*cd THMTH/CaX* (với *X* là số thứ tự ca học)
- Kéo License: *source /home/share/snps_setup*
- Mở tool IC Custom Compiler: *cdesigner &*






Hình 2. 1 Cửa sổ khởi động tool IC Custom Compiler.


2. Tạo File Layout cho Cell (đã có schematic và simulation trước đó):

Trong thiết kế này, cell Inverter được sử dụng để thực hiện layout design.

Trong giao diện Library Manager, chọn File -> New -> CellView để tiến hành tạo View Layout cho mạch Inverter trong thư viện cá nhân.




Hình 2. 2 Giao diện tạo View Layout cho mạch Inverter trong thư viện cá nhân.



Hình 2. 3 Giao diện của sổ Workspace cho thiết kế Layout.

3. Vẽ Layout cho cổng Inverter:


Trên thanh công cụ, chọn **Create** sẽ xuất hiện những tùy chọn hỗ trợ người dùng vẽ hình theo ý muốn.



Hình 2. 4 Các tùy chọn vẽ hình dạng.

4. Vẽ layer Nwell (dành cho Pmos):


Trong thanh công cụ layer bên phải, chọn Nwell drw -> All -> Nwell và vẽ 1 hình chữ nhật với kích thước 2.82 x 1.5 như Hình 2.5 bên dưới. Sử dụng thước kẻ bằng cách nhấn phím **K** trên bàn phím để đo kích thước.




Hình 2. 5 Vẽ layer Nwell cho PMOS.

5. Vẽ layer DIFF:

Dựa vào Schematic đã có, ta biết được Pmos có $W=0.5\mu m$ và Nmos có $W=0.25\mu m$. Ta tiến hành vẽ lớp DIFF với kích thước trên bằng cách chọn layer **DIFF** từ bảng công cụ bên phải.




Hình 2. 6 Schematic Inverter đã được thiết kế trước.



Hình 2. 7 Vẽ layer DIFF.

6. Vẽ PIMP và NIMP:


Chọn từ bảng layer bên phải và vẽ PIMP (bao quanh DIFF của Pmos) và NIMP (bao quanh DIFF của Nmos) như Hình 2. 8.




Hình 2. 8 Vẽ PIMP và NIMP cho PMOS và NMOS.

7. Vẽ lớp Polysilicon (PO):

Sử dụng Interconnect hoặc nhấn phím **P** để vẽ đường path từ cực cổng (Gate) của PMOS tới cực cổng của NMOS. Lưu ý, cần đảm bảo độ rộng của đường path phải bằng W của PMOS và NMOS bên schematic để ko bị vi phạm lỗi LVS.




Hình 2. 9 Chọn Interconnect hoặc nhấn P để kết nối cực cổng.



Hình 2. 10 Cực cổng của PMOS và NMOS đã được nối với kích thước phù hợp.

8. Tạo lớp Contact Layer (CO):


Đây là lớp tạo các kết nối ra bên ngoài (có chức năng như Pin). Đây cũng là bước hoàn thành công đoạn tạo linh kiện PMOS và NMOS. Bên cạnh đó, các pin kết nối cũng đã được tạo. Chọn layer **CO** bên bảng layer để vẽ Contact.



Hình 2. 11 Các Contact trên PMOS và NMOS.

9. Thực hiện routing:



Kết nối các đường tín hiệu và điện áp lại với nhau như schematic. Sử dụng layer Metal 1 (**M1**) để vẽ lại các đường path kết nối như Hình 2. 12.



Hình 2. 12 Routing như Schematic bằng layer M1.

10. Đặt PIN:

Tiến hành đặt PIN cho layout bằng cách sử dụng layer **M1PIN** và chọn Create -> Text -> Label (Lưu ý: các tên Pin phải đặt giống Schematic).





Hình 2. 13 Đặt tên các PIN giống với Schematic.


11. Check DRC:

DRC (Design-rule-check) để kiểm tra thiết kế layout có vi phạm các quy định trong công nghệ đang dùng hay không.

Ta sử dụng công cụ IC validator (ICV) của synopsys để check DRC. Tiến hành Lưu layout file -> chọn verification -> DRC -> Setup and Run




Hình 2. 14 Chọn file Runset để kiểm tra DRC.




Hình 2. 15 Chọn file Runset như trên hình.

Click Select và OK để check DRC và nhận được file Results.




Hình 2. 16 Cửa sổ thông báo kết quả check DRC.

Kết quả cho thấy một số lỗi liên quan đến việc vi phạm các giới hạn về khoảng cách. Trong Workspace làm việc của layout editor cũng sẽ xuất hiện lỗi nhấp nháy tương ứng như file report.




Hình 2. 17 Các lỗi được thể hiện trên giao diện làm việc.

Click vào mục DRC Errors trên file Results để thấy chi tiết từng lỗi, tiến hành click double vào từng lỗi để thấy nó xuất hiện bên Layout.



Hình 2. 18 Kiểm tra từng lỗi cụ thể để fix lỗi.

Tiến hành xác định lỗi và dựa vào file rule để fix lỗi. Sau khi fix hết lỗi, kết quả DRC sẽ được thỏa như hình 2. 19.




Hình 2. 19 Cửa sổ thông báo đã thỏa DRC.

12. Check LVS:


LVS (Layout-versus-Schematic) để kiểm tra độ tương thích giữa Layout và Schematic.

Ta sử dụng công cụ IC validator (ICV) của synopsys để check LVS. Bước này phải đảm bảo pin, tên linh kiện và các đường routing phải giống nhau giữa Schematic và Layout.




Hình 2. 20 Cần có sự thống nhất giữa Schematic và Layout.

Tiến hành lưu layout file -> chọn verification -> LVS -> Setup and Run. Chọn tab Main và setup như hình dưới.




Hình 2. 21 Thiết lập các thông số cần thiết cho check LVS.

Chọn tab Custom options và add file layer_map như hình 2. 22 để định nghĩa các layer đã vẽ trong Layout.




Hình 2. 22 Chọn file Layer Map tại tab Custom Options.

Sau khi chạy xong bước kiểm tra LVS, ICV sẽ mở ra 1 tab summary để cho người dùng biết là thiết kế có gặp lỗi gì không




Nếu có lỗi nào xảy ra, ta có thể chuyển qua tab LVS Errors để kiểm tra lỗi và sửa lỗi



14. Check Parasitic Extraction:

Sau khi thực hiện kiểm tra DRC và LVS, ta tiến hành trích xuất ký sinh trên layout để thực hiện chạy mô phỏng sau layout.

Tiến hành chọn “Verification -> LPE -> Setup and Run”



Chuyển sang tab “LPE Extraction Options”, chọn file nxtgrd tại TCAD GRD tab.

Main | **LPE Extraction Options** | LPE Output Options | Custom Options

Layout Extraction
 LVS Tool: **IC Validator**
 Runset Report File: **/home/TheHungK19/teaching_assistant/THMTH/synopsys_custom/Inverter.icv.lvs/pex_runset_report**

Corner Mode: ☒ Single Corner ☐ Multi Corner


Corner Selection
 Corner: **custom**
 TCAD GRD File: **/home/TheHungK19/teaching_assistant/hung_test/SAED90nm_PDK/starrcxt/saed90nm.nxtgrd**
 Mapping File: **[REDACTED]**
 Operating Temperature:

Extraction Type: **RC**
 Analysis: **None**
 Reduction: **NO**
 Hierarchical Separator: **|**
 Extract Power Nets: **Yes** **[REDACTED]**
 Cross Ref Names: ☒ Yes ☐ No ☐ Complete
☐ Remove Floating Nets
☐ Case Sensitive
☐ Couple To Ground
 Netlist Ground Node: **VSS** **[REDACTED]**
 Skip Cells: ☒ None ☐ Select Cell List File ☐ Select Cells
☐ Remove Trivial Instance Ports
☐ Explode Trivial Instance Ports


Additional Options | Field Solver Options

Help | Defaults | OK | Apply | Cancel


Chuyển sang tab “LPE Output Options”, chọn format OA và view name như trong hình. Bên cạnh đó cần setup cho file Device Map và Layer Map. Các file đều nằm trong thư mục “Starrc”




Nhấn OK để thực hiện trích xuất. Kết quả như hình




15. Sau khi thực hiện trích xuất ký sinh, ta tiến hành chạy mô phỏng sau layout với các thành phần ký sinh bên trên. Tiến hành tạo chọn cell test bench của mạch Inverter và tạo 1 cell view “config” như trên hình a và hình b







Màn hình setup sẽ mở ra, tiến hành nhập các thông tin như trên hình





Tại cột “Selected”, tiến hành chọn “starrrc” cho linh kiện I4 (Inverter)




Chọn lưu các thông tin đã cấu hình



Quay lại library manager để mở cell view “config” bằng cách nhấn chuột phải và chọn “open design”



Tiến hành mở nhân vào symbol của công Inverter ta sẽ thấy file ký sinh layout sẽ mở lên như hình dưới



Tiến hành qua lại trang “config” và setup Prime Wave để mô phỏng như phần pre layout simulation. Kết quả như sau:

