

TRƯỜNG ĐẠI HỌC KHOA HỌC TỰ NHIÊN - ĐHQG TP.HCM  
KHOA ĐIỆN TỬ VIỄN THÔNG

## **BÁO CÁO THỰC HÀNH TUẦN 5: TỔNG HỢP MẠCH VÀ XÁC MINH THIẾT KẾ (ASIC FLOW)**

|                             |                                    |
|-----------------------------|------------------------------------|
| <b>Họ và tên Sinh viên:</b> | Lê Ngọc Tường                      |
| <b>Mã số Sinh viên:</b>     | 23207124                           |
| <b>Lớp học:</b>             | CLC3                               |
| <b>Môn học:</b>             | Thực hành thiết kế vi mạch điện tử |

## I. PHẦN 1: BÀI TẬP KHỞI ĐỘNG - CỔNG AND

### 1.1) Mục tiêu và các bước Setup trên Design Vision

Bài tập khởi động nhằm giúp sinh viên làm quen với công cụ tổng hợp Synopsys Design Vision và công cụ xác minh Synopsys Formality thông qua một thiết kế đơn giản là cổng AND 2 ngõ vào.

Quy trình thiết lập được thực hiện thông qua dòng lệnh dc\_shell kết hợp giao diện đồ họa:

Trong lần biên dịch đầu tiên, hệ thống báo lỗi cú pháp do khai báo cổng không đúng chuẩn Verilog. Sau khi sửa lại file mã nguồn RTL, quá trình phân tích và hiện thực đã thành công.


```

Hier.1
Logical Hierarchy
Cells (Hierarchical)

Compiling source file ./and_gate.v
Error: ./and_gate.v:1: Syntax error at or near token 'input'. (VER-294)
*** Presto compilation terminated with 1 errors. ***
0
dc_shell> cd /home/svll/Desktop/THTKVMDT_K23/CLC3/CA2/MaillyKhaiTrieu_23207136_ASIC_Design/Digital_Synopsys/RTL
dc_shell> analyze -format $file_format {and_gate.v}
Running PRESTO HDLC
Compiling source file ./and_gate.v
Error: ./and_gate.v:1: Syntax error at or near token 'input'. (VER-294)
*** Presto compilation terminated with 1 errors. ***
0
dc_shell> set top_module and_gate
and_gate
dc_shell> set_svf $top_module.svf
1
dc_shell> define_design_lib work -path ./work
1
dc_shell> lappend search_path ../Lib/db
./home/CAD/Synopsys/syn/0-2018.06-SP5-5/libraries/syn /home/CAD/Synopsys/syn/0-2018.06-SP5-5/minpower/syn /home/CAD/Synopsys/syn/0-2018.06-SP5-5/dw/sy
dc_shell> lappend search_path ../cons
./home/CAD/Synopsys/syn/0-2018.06-SP5-5/libraries/syn /home/CAD/Synopsys/syn/0-2018.06-SP5-5/minpower/syn /home/CAD/Synopsys/syn/0-2018.06-SP5-5/dw/sy
dc_shell> lappend search_path ../RTL
./home/CAD/Synopsys/syn/0-2018.06-SP5-5/libraries/syn /home/CAD/Synopsys/syn/0-2018.06-SP5-5/minpower/syn /home/CAD/Synopsys/syn/0-2018.06-SP5-5/dw/sy
dc_shell> set target_library [list $LIB]
saed32rvt_tt1p05v25c.db
dc_shell> set LIB "saed32rvt_tt1p05v25c.db"
saed32rvt_tt1p05v25c.db
dc_shell> set target_library [list $LIB]
saed32rvt_tt1p05v25c.db
dc_shell> set link_library [list * $LIB]
* saed32rvt_tt1p05v25c.db
dc_shell> set file_format verilog
verilog
dc_shell> analyze -format $file_format {and_gate.v}
Running PRESTO HDLC
Compiling source file ./and_gate.v
Presto compilation completed successfully.
1
dc_shell>
Log History
dc_shell>
Ready

```


Hình 1.1: Thông báo lỗi biên dịch ban đầu của cổng AND trong Design Vision.



Hình 1.2: Cấu trúc cổng AND hiển thị trên giao diện schematic của Design Vision.

## 1.2) Kết quả tổng hợp mạch AND\_GATE


Sau khi chạy lệnh `compile_ultra -no_autoungroup`, ta thu được kết quả tổng hợp của cổng AND.



Hình 1.3: Sơ đồ mạch cổng AND được ánh xạ sang thư viện công nghệ SAED32nm.

### Phân tích Báo cáo Diên tích:


- Combinational Area: 2.033152  $\mu\text{m}^2$
- Noncombinational Area: 0.000000  $\mu\text{m}^2$  do cổng AND là mạch tổ hợp và không chứa Flip-Flop.
- Total Cell Area: 2.033152  $\mu\text{m}^2$



Hình 1.4: Báo cáo diện tích chi tiết của cổng AND.

Phân tích Báo cáo Timing & QoR:

- Worst Negative Slack (WNS): 0.00
- Cell Count: 1 Cell duy nhất.




Hình 1.5: Báo cáo QoR cổng AND.


### 1.3) Xác minh thiết kế cổng AND trên Formality

Sử dụng công cụ Synopsys Formality để đối chiếu chức năng giữa file thiết kế RTL và Netlist mức cổng sau tổng hợp.

- Kết quả matching: Ghép nối thành công các điểm so sánh.
- Kết quả verification: Verification Succeeded.



Hình 1.6: Kết quả đối chiếu điểm so khớp trên Formality cho cổng AND.



Hình 1.7: Giao diện Formality thông báo xác minh cổng AND thành công.

## 1.4) Mô phỏng Testbench cổng AND trên VCS

Thực hiện mô phỏng sau tổng hợp bằng trình mô phỏng Synopsys VCS để kiểm tra hoạt động chức năng tổ hợp của cổng AND.

Mã nguồn Testbench cổng AND (and\_gate\_tb.v):

```
1 `timescale 1ns/1ns
2 module and_gate_tb;
3     reg a;
4     reg b;
```

```
5    wire y;
6
7    and_gate uut (
8        .a(a),
9        .b(b),
10       .y(y)
11    );
12
13    initial begin
14        $monitor("At time %t: a = %b, b = %b => y = %b", $time, a, b, y);
15        a = 0; b = 0; #10;
16        a = 0; b = 1; #10;
17        a = 1; b = 0; #10;
18        a = 1; b = 1; #10;
19        $finish;
20    end
21 endmodule
```

Câu lệnh thực thi biên dịch trên VCS:

```
1 vcs -debug_all and_gate_tb.v design_mapped.v saed32nm.v
2 ./simv -gui
```

Kết quả mô phỏng thu được trên Terminal:

```
1 At time 0: a = 0, b = 0 => y = 0
2 At time 10: a = 0, b = 1 => y = 0
3 At time 20: a = 1, b = 0 => y = 0
4 At time 30: a = 1, b = 1 => y = 1
```

Kết quả trên chứng minh chức năng hoạt động của mạch sau tổng hợp hoàn toàn chính xác theo đúng bảng chân trị của cổng AND.



## II. PHẦN 2: TỔNG HỢP VÀ ĐÁNH GIÁ MẠCH BỘ ĐẾM 8-BIT

### 2.1) Các bước Setup tổng hợp

Mạch đếm 8-bit (counter) được tiến hành tổng hợp trên Design Vision với mục tiêu tối ưu hóa diện tích và timing.

Tcl Script thiết lập tổng hợp:

```
1 set top_module counter
2 set_svf $top_module.svf
3 define_design_lib work -path ./work
4 lappend search_path ../Lib/db ../cons ../RTL
5 set LIB "saed32rvttt1p05v25c.db"
6 set target_library [list $LIB]
7 set link_library [list * $LIB]
8 analyze -format verilog {counter.v}
9 elaborate -lib work counter
10 link
11 check_design
12 source -echo dc.sdc
13 compile_ultra -no_autoungroup
```

```
dc_shell> link
Linking design 'counter'
Using the following designs and libraries:
-----
counter                /home/sv17/THTKVMDT_K23/Ca/Tuong_23207124_ASIC_Desgin/RTL/Digital_Synopsys/syn/counter.db
saed32rvttt1p05v25c (library)
                        /home/sv17/THTKVMDT_K23/Ca/Tuong_23207124_ASIC_Desgin/RTL/Digital_Synopsys/Lib/db/saed32rvttt1p05v25c.db
```

1

Hình 2.1: Quá trình Link thư viện công nghệ SAED32nm cho thiết kế counter.

```
dc_shell> compile_ultra
Warning: DesignWare synthetic library dw_foundation.sldb is added to the synthetic_library in the current command. (UISH-49)
Information: Performing power optimization. (PWR-850)
Alib files are up-to-date.
Information: Sequential output inversion is enabled. SVF file must be used for formal verification. (OPT-1208)
Simplifying Design 'counter'

Loaded alib file './alib-52/saed32rvttt1p05v25c.db.alib'
Building model 'DW01_NAND2'
Information: Ungrouping 0 of 1 hierarchies before Pass 1 (OPT-775)
Information: State dependent leakage is now switched from on to off.

Beginning Pass 1 Mapping
-----
Processing 'counter'
Memory usage for J2 task 199 Mbytes -- main task 199 Mbytes.

Updating timing information
Information: Updating design information... (UID-85)
Information: The library cell 'PMT3_RVT' in the library 'saed32rvttt1p05v25c' is not characterized for internal power. (PWR-536)
Information: The library cell 'PMT2_RVT' in the library 'saed32rvttt1p05v25c' is not characterized for internal power. (PWR-536)
Information: The library cell 'PMT1_RVT' in the library 'saed32rvttt1p05v25c' is not characterized for internal power. (PWR-536)
Information: The library cell 'NMT3_RVT' in the library 'saed32rvttt1p05v25c' is not characterized for internal power. (PWR-536)
Information: The library cell 'NMT2_RVT' in the library 'saed32rvttt1p05v25c' is not characterized for internal power. (PWR-536)
Information: The library cell 'NMT1_RVT' in the library 'saed32rvttt1p05v25c' is not characterized for internal power. (PWR-536)
Information: The target library(s) contains cell(s), other than black boxes, that are not characterized for internal power. (PWR-24)


Threshold voltage group cell usage:
>> saed32cell_svt 100.00%

Beginning Mapping Optimizations (Ultra High effort)
Information: There is no timing violation in design counter. Delay-based auto_ungroup will not be performed. (OPT-780)

Threshold voltage group cell usage:
>> saed32cell_svt 100.00%

Beginning Constant Register Removal
-----
```

Hình 2.2: Lệnh compile\_ultra bắt đầu ánh xạ thiết kế counter.



Hình 2.3: Sơ đồ mạch Schematic bộ đếm 8-bit sau tổng hợp trên Design Vision.

2.2) Phân tích báo cáo diện tích ban đầu và giải pháp khắc phục lỗi Hold Time

Sau lần biên dịch đầu tiên bằng lệnh compile\_ultra, hệ thống đã xuất ra báo cáo diện tích ban đầu:

- Combinational Area: 35.3263 um2
- Noncombinational Area: 56.9283 um2
- Total Cell Area: 92.2546 um2

|                                |                  |         |                 |           |        |        |
|--------------------------------|------------------|---------|-----------------|-----------|--------|--------|
| Total cell area:               | 92.254273        |         |                 |           |        |        |
| Total area:                    | 99.690257        |         |                 |           |        |        |
| Hierarchical area distribution |                  |         |                 |           |        |        |
| -----                          |                  |         |                 |           |        |        |
|                                | Global cell area |         | Local cell area |           |        |        |
|                                | -----            |         | -----           |           |        |        |
| Hierarchical cell              | Absolute         | Percent | Combi-          | Noncombi- | Black- | Design |
|                                | Total            | Total   | national        | national  | boxes  |        |
| -----                          |                  |         |                 |           |        |        |
| Cau2                           | 92.2543          | 100.0   | 35.3260         | 56.9283   | 0.0000 | Cau2   |
| -----                          |                  |         |                 |           |        |        |
| Total                          |                  |         | 35.3260         | 56.9283   | 0.0000 |        |
| -----                          |                  |         |                 |           |        |        |
| 1                              |                  |         |                 |           |        |        |

Hình 2.4: Báo cáo diện tích ban đầu của bộ đếm 8-bit.

Phát hiện vi phạm Hold Time:

Khi chạy báo cáo kiểm tra lỗi ràng buộc và timing, công cụ phát hiện lỗi vi phạm về Hold Time tại ngõ vào D của thanh ghi state\_reg[0], thời gian giữ thực tế chỉ đạt 0.09 ns trong khi yêu cầu tối thiểu là 0.10 ns.

```

-----
data required time                0.10
data arrival time                -0.09
-----
slack (VIOLATED: increase significant digits)    0.00

```

Hình 2.5: Báo cáo vi phạm Hold Time tại chân state\_reg[0]/D.

```
dc_shell> report_constraint -all_violators
```

```

*****
Report : constraint
       -all_violators
Design : Cau2
Version: 0-2018.06-SP5-5
Date   : Sat Jul 11 14:49:45 2026
*****

```

```
min_delay/hold ('clk' group)
```

| Endpoint       | Required<br>Path Delay | Actual<br>Path Delay | Slack                                        |
|----------------|------------------------|----------------------|----------------------------------------------|
| state_reg[0]/D | 0.10                   | 0.09 f               | 0.00 (VIOLATED: increase significant digits) |

```
max_leakage_power
```

| Design | Required<br>Leakage Power | Actual<br>Leakage Power | Slack                      |
|--------|---------------------------|-------------------------|----------------------------|
| Cau2   | 0.00                      | 11423400.00             | -11423400.00<br>(VIOLATED) |

1

Hình 2.6: Lệnh report\_constraint chỉ ra điểm vi phạm Hold Time.

Giải pháp khắc phục:

Cấu hình sửa lỗi tự động trong Design Compiler bằng các lệnh sau:

```

1 set_fix_hold [all_clocks]
2 compile_ultra -incremental

```

```
dc_shell> set_fix_hold [all_clocks]
1
dc_shell> compile_ultra -incremental
Warning: DesignWare synthetic library dw_foundation.sldb is added to the synthetic_library in the current command. (UISN-40)
Information: Performing power optimization. (PWR-850)
Alib files are up-to-date.

Loaded alib file './alib-52/saed32rvt_tt1p05v25c.db.alib'
Information: State dependent leakage is now switched from on to off.

Beginning Pass 1 Mapping (Incremental)
-----

Updating timing information
Information: Updating design information... (UID-85)
Information: The library cell 'PMT3_RVT' in the library 'saed32rvt_tt1p05v25c' is not characterized for internal power. (PWR-536)
Information: The library cell 'PMT2_RVT' in the library 'saed32rvt_tt1p05v25c' is not characterized for internal power. (PWR-536)
Information: The library cell 'PMT1_RVT' in the library 'saed32rvt_tt1p05v25c' is not characterized for internal power. (PWR-536)
Information: The library cell 'NMT3_RVT' in the library 'saed32rvt_tt1p05v25c' is not characterized for internal power. (PWR-536)
Information: The library cell 'NMT2_RVT' in the library 'saed32rvt_tt1p05v25c' is not characterized for internal power. (PWR-536)
Information: The library cell 'NMT1_RVT' in the library 'saed32rvt_tt1p05v25c' is not characterized for internal power. (PWR-536)
Information: The target library(s) contains cell(s), other than black boxes, that are not characterized for internal power. (PWR-24)
```

| ELAPSED<br>TIME | AREA | WORST NEG<br>SLACK | TOTAL<br>SETUP<br>COST | DESIGN<br>RULE COST | ENDPOINT | LEAKAGE<br>POWER | MIN DELAY<br>COST |
|-----------------|------|--------------------|------------------------|---------------------|----------|------------------|-------------------|
| 0:00:01         | 92.3 | 0.00               | 0.0                    | 0.0                 |          | 10533614.0000    | 0.00              |

Hình 2.7: Thực thi các lệnh chèn buffer để sửa lỗi Hold Time.

### 2.3) Báo cáo QoR và diện tích sau khi sửa lỗi Hold Time

Sau khi chạy biên dịch incremental, lỗi vi phạm Hold Time đã được khắc phục triệt để. Tổng diện tích Cell tăng từ 92.25 um<sup>2</sup> lên 95.30 um<sup>2</sup> do trình tổng hợp tự động chèn thêm các tế bào đệm trên đường truyền dữ liệu phản hồi để kéo dài thời gian trễ của tín hiệu.

```
dc_shell> report_qor
Information: Updating design information... (UID-85)

*****

Report : qor
Design : Cau2
Version: 0-2018.06-SP5-5
Date   : Sat Jul 11 14:51:58 2026
*****

Timing Path Group 'REGOUT'
-----
Levels of Logic:                0.00
Critical Path Length:           0.18
Critical Path Slack:            174.57
Critical Path Clk Period:       250.00
Total Negative Slack:           0.00
No. of Violating Paths:         0.00
Worst Hold Violation:           0.00
Total Hold Violation:           0.00
No. of Hold Violations:         0.00
-----
```

Hình 2.8: Báo cáo QoR sau sửa lỗi chỉ ra 0 vi phạm Hold.

|                           |            |
|---------------------------|------------|
| <b>Cell Count</b>         |            |
| -----                     |            |
| Hierarchical Cell Count:  | 0          |
| Hierarchical Port Count:  | 0          |
| Leaf Cell Count:          | 26         |
| Buf/Inv Cell Count:       | 6          |
| Buf Cell Count:           | 0          |
| Inv Cell Count:           | 6          |
| CT Buf/Inv Cell Count:    | 0          |
| Combinational Cell Count: | 18         |
| Sequential Cell Count:    | 8          |
| Macro Count:              | 0          |
| -----                     |            |
| <b>Area</b>               |            |
| -----                     |            |
| Combinational Area:       | 35.326016  |
| Noncombinational Area:    | 59.977984  |
| Buf/Inv Area:             | 7.878464   |
| Total Buffer Area:        | 0.00       |
| Total Inverter Area:      | 7.88       |
| Macro/Black Box Area:     | 0.000000   |
| Net Area:                 | 7.435984   |
| -----                     |            |
| Cell Area:                | 95.304000  |
| Design Area:              | 102.739984 |

Hình 2.9: Báo cáo diện tích sau sửa lỗi.

## 2.4) Báo cáo QoR và diện tích phân chia chi tiết (Dữ liệu tổng hợp)

Dưới đây là các báo cáo QoR và phân tách diện tích tổng thể thu được sau quá trình tối ưu hóa:

```
dc_shell> report_qor

*****
Report : qor
Design : counter
Version: 0-2018.06-SP5-5
Date   : Mon Jul 6 16:31:53 2026
*****

Timing Path Group (none)
-----
Levels of Logic:          0.00
Critical Path Length:     0.14
Critical Path Slack:      uninit
Critical Path Clk Period: n/a
Total Negative Slack:     0.00
No. of Violating Paths:   0.00
Worst Hold Violation:     0.00
Total Hold Violation:     0.00
No. of Hold Violations:   0.00
-----

Cell Count
-----
Hierarchical Cell Count:  0
Hierarchical Port Count:  0
Leaf Cell Count:          28
Buf/Inv Cell Count:       7
Buf Cell Count:           0
Inv Cell Count:           7
CT Buf/Inv Cell Count:    0
Combinational Cell Count: 20
Sequential Cell Count:    8
Macro Count:              0
-----
```

Hình 2.10: Báo cáo QoR tổng hợp của mạch Counter 8-bit.

```
Macro/Black Box Area:  0.000000
Net Area:              7.006667
-----
Cell Area:             93.779137
Design Area:           100.785804

Design Rules
-----
Total Number of Nets:   31
Nets With Violations:   0
Max Trans Violations:   0
Max Cap Violations:     0
-----

Hostname: capacitor

Compile CPU Statistics
-----
Resource Sharing:        0.00
Logic Optimization:      0.02
Mapping Optimization:    0.24
-----
Overall Compile Time:    2.85
Overall Compile Wall Clock Time: 3.17
-----

Design  WNS: 0.00  TNS: 0.00  Number of Violating Paths: 0

Design (Hold)  WNS: 0.00  TNS: 0.00  Number of Violating Paths: 0
-----

1
dc_shell>
```

Hình 2.11: Phân chia chi tiết diện tích Cell và diện tích thiết kế.

Sau khi thiết kế đạt chuẩn, các file netlist mapped, ràng buộc và cơ sở dữ liệu được xuất ra thư mục đầu ra bằng các lệnh:

```
1 write_file -format verilog -hierarchy -output ./output/design_mapped.v
2 write_file -format ddc -hierarchy -output ./output/design_mapped.ddc
3 write_sdc -nosplit ../cons/icc2.sdc
4 write_sdf ./output/design_mapped.sdf
```

Các tệp tin đầu ra bao gồm netlist mức cổng (design\_mapped.v), file ràng buộc thiết kế SDC (icc2.sdc) và file thông tin trễ SDF (design\_mapped.sdf).

### III. PHẦN 3: XÁC MINH HÌNH THỨC TRÊN TOOL FORMALITY

Thực hiện xác minh tương đương chức năng cho bộ đếm 8-bit để đảm bảo quá trình sửa lỗi Hold Time không làm thay đổi logic hoạt động của mạch.

- Thiết kế tham chiếu: File nguồn counter.v viết ở mức hành vi.
- Thiết kế hiện thực: Netlist mức cổng sau tổng hợp design\_mapped.v.
- Thiết lập hằng số: Khai báo chân reset clear cố định ở mức 0 để so khớp.

```
Formality (setup)> set_constant -type port r:/WORK/Cau2/clear 0
Set 'r:/WORK/Cau2/clear' to constant 0
1
Formality (setup)> match
Reference design is 'r:/WORK/Cau2'
Implementation design is 'i:/WORK/Cau2'
Status: Checking designs...
Status: Building verification models...
Status: Matching...

***** Matching Results *****
8 Compare points matched by name
0 Compare points matched by signature analysis
0 Compare points matched by topology
2 Matched primary inputs, black-box outputs
0(0) Unmatched reference(implementation) compare points
0(0) Unmatched reference(implementation) primary inputs, black-box outputs
*****


1
Formality (match)> verify
Reference design is 'r:/WORK/Cau2'
Implementation design is 'i:/WORK/Cau2'

***** Matching Results *****
8 Compare points matched by name
0 Compare points matched by signature analysis
0 Compare points matched by topology
2 Matched primary inputs, black-box outputs
0(0) Unmatched reference(implementation) compare points
0(0) Unmatched reference(implementation) primary inputs, black-box outputs
*****


Status: Verifying...

***** Verification Results *****
Verification SUCCEEDED
-----
```

Hình 3.1: Các điểm so sánh được ánh xạ thành công.



Hình 3.2: Chi tiết các điểm so khớp logic.



Hình 3.3: Giao diện Formality thông báo xác minh mạch đếm thành công.



## IV. PHẦN 4: MÔ PHỎNG SAU TỔNG HỢP VỚI VCS

### 4.1) Thiết lập lệnh biên dịch mô phỏng

Lệnh biên dịch mô phỏng VCS:


```
1 vcs -gui -debug_all \
2   counter_tb.v \
3   design_mapped.v \
4   saed32nm.v
```

### 4.2) Phân tích giản đồ xung mô phỏng

Giản đồ xung thu được từ giao diện mô phỏng VCS thể hiện chính xác chu kỳ đếm của bộ đếm 8-bit.



Hình 4.1: Dạng sóng mô phỏng trạng thái hoạt động của bộ đếm 8-bit.



Hình 4.2: Terminal in giá trị output của bộ đếm thay đổi tuần tự.