


TRƯỜNG ĐẠI HỌC KHOA HỌC TỰ NHIÊN - ĐHQG TP.HCM
KHOA ĐIỆN TỬ VIỄN THÔNG

BÁO CÁO THỰC HÀNH TUẦN 5: TỔNG HỢP MẠCH VÀ XÁC MINH THIẾT KẾ (PHIÊN BẢN 5 ĐIỂM - TRUNG BÌNH)

Họ và tên Sinh viên:	Lê Ngọc Tường
Mã số Sinh viên:	23207124
Lớp học:	CLC3
Môn học:	Thực hành thiết kế vi mạch điện tử


I. PHẦN 1: BÀI TẬP KHỞI ĐỘNG - CỒNG AND

Thực hiện tổng hợp cổng AND sử dụng Design Compiler với thư viện saed32rvt tt1p0sv25c.db.



Hình 1.1: Sơ đồ Schematic cổng AND.


Kết quả Formality cho cổng AND:



Hình 1.2: Formality báo Verify Succeeded.

II. PHẦN 2: TỔNG HỢP VÀ SỬA TIMING BỘ ĐẾM 8-BIT

Chạy lệnh compile_ultra để tổng hợp thiết kế bộ đếm 8-bit. Kết quả sơ đồ mạch:



Hình 2.1: Sơ đồ Schematic bộ đếm 8-bit.

Báo cáo diện tích ban đầu của bộ đếm:

- Total Cell Area: 92.2546 um2

Total cell area:92.254273

Total area:99.690257

Hierarchical area distribution

Hierarchical cell	Global cell area		Local cell area			Design
	Absolute Total	Percent Total	Combi-national	Noncombi-national	Black-boxes	
Cau2	92.2543	100.0	35.3260	56.9283	0.0000	Cau2
Total			35.3260	56.9283	0.0000	

Hình 2.2: Diện tích bộ đếm ban đầu.

Chạy lệnh set_fix_hold và compile_ultra -incremental để sửa lỗi vi phạm Hold Time:

```
dc_shell> report_qor
Information: Updating design information... (UID-85)

*****


Report : qor
Design : Cau2
Version: 0-2018.06-SP5-5
Date   : Sat Jul 11 14:51:58 2026
*****

Timing Path Group 'REGOUT'
-----
Levels of Logic:           0.00
Critical Path Length:      0.18
Critical Path Slack:       174.57
Critical Path Clk Period:  250.00
Total Negative Slack:      0.00
No. of Violating Paths:    0.00
Worst Hold Violation:      0.00
Total Hold Violation:      0.00
No. of Hold Violations:    0.00
-----
```

Hình 2.3: Báo cáo QoR sau khi sửa lỗi Hold.

III. PHẦN 3: XÁC MINH FORMALITY BỘ ĐẾM


So sánh đối chiếu thiết kế RTL và Netlist sau tổng hợp sử dụng Formality:



Hình 3.1: Kết quả Formality xác minh thành công.

IV. PHẦN 4: MÔ PHỎNG SAU TỔNG HỢP VỚI VCS

Sử dụng VCS để mô phỏng giải đồ sóng ngo ra của thiết kế Netlist:



Hình 4.1: Giải đồ dạng sóng mô phỏng bộ đếm.