


TRƯỜNG ĐẠI HỌC KHOA HỌC TỰ NHIÊN - ĐHQG TP.HCM  
KHOA ĐIỆN TỬ VIỄN THÔNG

**BÁO CÁO THỰC HÀNH TUẦN 5:  
TỔNG HỢP MẠCH VÀ XÁC MINH THIẾT KẾ  
(PHIÊN BẢN 7 ĐIỂM - KHÁ)**


|                      |                                    |
|----------------------|------------------------------------|
| Họ và tên Sinh viên: | Lê Ngọc Tường                      |
| Mã số Sinh viên:     | 23207124                           |
| Lớp học:             | CLC3                               |
| Môn học:             | Thực hành thiết kế vi mạch điện tử |



- Combinational Area: 2.033152  $\mu\text{m}^2$
- Noncombinational Area: 0.000000  $\mu\text{m}^2$
- Total Cell Area: 2.033152  $\mu\text{m}^2$




Hình 1.2: Báo cáo diện tích của cổng AND.




Hình 1.3: Báo cáo QoR của cổng AND.

### 1.3) Xác minh hình thức bằng Formality

Sử dụng Formality để so khớp cổng AND giữa RTL và Netlist sau tổng hợp:



Hình 1.4: So khớp các điểm so sánh.




Hình 1.5: Xác minh Formality thành công.

## II. PHẦN 2: TỔNG HỢP VÀ ĐÁNH GIÁ MẠCH BỘ ĐẾM 8-BIT

### 2.1) Các bước Setup tổng hợp

Tiến hành thiết lập các tham số thời gian và chạy tổng hợp cho mạch counter:

```
1 create_clock -name clk -period 250 [get_ports clk]
2 set_input_delay -max 75 -clock clk [remove_from_collection [all_inputs] [get_ports clk]]
3 set_output_delay -max 75 -clock clk [all_outputs]
```



Hình 2.1: Sơ đồ Schematic bộ đếm 8-bit sau tổng hợp.

### 2.2) Đánh giá diện tích và phát hiện lỗi timing

Thông tin diện tích ban đầu của bộ đếm:

- Combinational Area: 35.3263 um<sup>2</sup>
- Noncombinational Area: 56.9283 um<sup>2</sup>
- Total Cell Area: 92.2546 um<sup>2</sup>

|                                |                  |         |                 |           |        |        |
|--------------------------------|------------------|---------|-----------------|-----------|--------|--------|
| Total cell area:               | 92.254273        |         |                 |           |        |        |
| Total area:                    | 99.690257        |         |                 |           |        |        |
| Hierarchical area distribution |                  |         |                 |           |        |        |
| -----                          |                  |         |                 |           |        |        |
|                                | Global cell area |         | Local cell area |           |        |        |
|                                | -----            |         | -----           |           |        |        |
| Hierarchical cell              | Absolute         | Percent | Combi-          | Noncombi- | Black- | Design |
|                                | Total            | Total   | national        | national  | boxes  |        |
| -----                          |                  |         |                 |           |        |        |
| Cau2                           | 92.2543          | 100.0   | 35.3260         | 56.9283   | 0.0000 | Cau2   |
| -----                          |                  |         |                 |           |        |        |
| Total                          |                  |         | 35.3260         | 56.9283   | 0.0000 |        |
| -----                          |                  |         |                 |           |        |        |
| 1                              |                  |         |                 |           |        |        |

Hình 2.2: Diện tích bộ đếm ban đầu.

Công cụ phát hiện lỗi Hold Time tại ngõ vào D của state\_reg[0], giá trị Slack âm:

|                                               |       |
|-----------------------------------------------|-------|
| -----                                         |       |
| data required time                            | 0.10  |
| data arrival time                             | -0.09 |
| -----                                         |       |
| slack (VIOLATED: increase significant digits) | 0.00  |

Hình 2.3: Vi phạm thời gian giữ Hold Time.

2.3) Khắc phục lỗi Hold Time và tối ưu hóa thiết kế

Chạy lệnh set\_fix\_hold và compile\_ultra -incremental để sửa lỗi Hold Time:

```
dc_shell> set_fix_hold [all_clocks]
1
dc_shell> compile_ultra -incremental
Warning: DesignWare synthetic library dw_foundation.sldb is added to the synthetic_library in the current command. (UISN-40)
Information: Performing power optimization. (PWR-850)
Alib files are up-to-date.

Loaded alib file './alib-52/saed32rvt_tt1p05v25c.db.alib'
Information: State dependent leakage is now switched from on to off.

Beginning Pass 1 Mapping (Incremental)
-----

Updating timing information
Information: Updating design information... (UID-85)
Information: The library cell 'PMT3_RVT' in the library 'saed32rvt_tt1p05v25c' is not characterized for internal power. (PWR-536)
Information: The library cell 'PMT2_RVT' in the library 'saed32rvt_tt1p05v25c' is not characterized for internal power. (PWR-536)
Information: The library cell 'PMT1_RVT' in the library 'saed32rvt_tt1p05v25c' is not characterized for internal power. (PWR-536)
Information: The library cell 'NMT3_RVT' in the library 'saed32rvt_tt1p05v25c' is not characterized for internal power. (PWR-536)
Information: The library cell 'NMT2_RVT' in the library 'saed32rvt_tt1p05v25c' is not characterized for internal power. (PWR-536)
Information: The library cell 'NMT1_RVT' in the library 'saed32rvt_tt1p05v25c' is not characterized for internal power. (PWR-536)
Information: The target library(s) contains cell(s), other than black boxes, that are not characterized for internal power. (PWR-24)

-----
```

| ELAPSED TIME | AREA | WORST NEG SLACK | TOTAL SETUP COST | DESIGN RULE COST | ENDPOINT | LEAKAGE POWER | MIN DELAY COST |
|--------------|------|-----------------|------------------|------------------|----------|---------------|----------------|
| 0:00:01      | 92.3 | 0.00            | 0.0              | 0.0              |          | 10533614.0000 | 0.00           |

Hình 2.4: Thực hiện biên dịch incremental để tự động sửa lỗi Hold.

Sau khi tối ưu hóa, lỗi Hold Time đã được sửa hoàn toàn, diện tích tăng nhẹ lên 95.30 um2 do chèn thêm buffer:

```
dc_shell> report_qor
Information: Updating design information... (UID-85)

*****

Report : qor
Design : Cau2
Version: 0-2018.06-SP5-5
Date   : Sat Jul 11 14:51:58 2026
*****

Timing Path Group 'REGOUT'
-----
Levels of Logic:           0.00
Critical Path Length:      0.18
Critical Path Slack:       174.57
Critical Path Clk Period:  250.00
Total Negative Slack:      0.00
No. of Violating Paths:    0.00
Worst Hold Violation:      0.00
Total Hold Violation:      0.00
No. of Hold Violations:    0.00
-----
```

Hình 2.5: Báo cáo QoR sau khi khắc phục lỗi Hold.

## 2.4) Báo cáo diện tích phân chia chi tiết và xuất dữ liệu

```
Macro/Black Box Area: 0.000000
Net Area: 7.006667
-----
Cell Area: 93.779137
Design Area: 100.785804

Design Rules
-----
Total Number of Nets: 31
Nets With Violations: 0
Max Trans Violations: 0
Max Cap Violations: 0
-----

Hostname: capacitor

Compile CPU Statistics
-----
Resource Sharing: 0.00
Logic Optimization: 0.02
Mapping Optimization: 0.24
-----
Overall Compile Time: 2.85
Overall Compile Wall Clock Time: 3.17
-----

Design WNS: 0.00 TNS: 0.00 Number of Violating Paths: 0

Design (Hold) WNS: 0.00 TNS: 0.00 Number of Violating Paths: 0
-----

1
dc_shell>
```

Hình 2.6: Phân chia chi tiết diện tích Cell.


Xuất file Netlist mapped mức cổng và file ràng buộc SDC:

```
1 write_file -format verilog -hierarchy -output ./output/design_mapped.v
2 write_sdc -nosplit ./cons/icc2.sdc
```




III. PHẦN 3: XÁC MINH HÌNH THỨC TRÊN TOOL FORMALITY

Xác minh tương đương chức năng cho bộ đếm 8-bit bằng Formality:



Hình 3.1: So khớp chi tiết các điểm so sánh.



Hình 3.2: Formality báo cáo xác minh thành công.

IV. PHẦN 4: MÔ PHỎNG SAU TỔNG HỢP VỚI VCS

4.1) Thiết lập lệnh biên dịch mô phỏng


```
1 vcs -gui -debug_all counter_tb.v design_mapped.v saed32nm.v
```

4.2) Giải đồ dạng sóng mô phỏng

Dạng sóng mô phỏng thu được hiển thị chu kỳ đếm nhị phân chính xác:



Hình 4.1: Giải đồ dạng sóng mô phỏng bộ đếm 8-bit.



Hình 4.2: Terminal in giá trị output thay đổi tuần tự.