

HƯỚNG DẪN CHI TIẾT THỰC HÀNH TUẦN 5

Môn học: Thực hành Thiết kế vi mạch điện tử (THTKVM)
Lab 2a: Logic Synthesis & Lab 2b: Formal Verification

PHẦN 1: HƯỚNG DẪN TỔNG HỢP LOGIC BẰNG DESIGN COMPILER (Lab 2a)

Bước 1: Thiết lập môi trường và khởi chạy

Trước khi chạy bất kỳ công cụ nào của Synopsys, bạn cần source file môi trường.

1. Mở terminal và chạy lệnh:

```
source /home/share/Env/synopsys_setup.env
```

2. Chuyển vào thư mục làm việc của dự án tổng hợp:

```
cd ~/TH_TKVM_CLC/Digital_Synopsys/syn
```

3. Khởi chạy Design Compiler ở chế độ GUI (Design Vision):

```
dc_shell  
start_gui
```

Bước 2: Thiết lập thông tin thiết kế ban đầu (Setup)

Nhập các lệnh sau vào terminal của dc_shell để thiết lập biến môi trường và thư mục làm việc:

```
# Đặt tên module đỉnh (top-level module) cần tổng hợp  
set top_module johnson  
  
# Tạo file SVF để ghi lại các thay đổi cấu trúc phục vụ xác minh Formality sau này  
set_svf $top_module.svf  
  
# Khởi tạo thư viện làm việc work  
define_design_lib work -path ./work
```

Bước 3: Định nghĩa các đường dẫn tìm kiếm và thư viện công nghệ

Thiết lập đường dẫn chứa file RTL, file ràng buộc (.sdc) và file thư viện .db của công nghệ:

```
# Thêm đường dẫn tìm kiếm cho thư viện (.db), file ràng buộc (.sdc) và mã nguồn RTL (.v)  
lappend search_path ../Lib/db  
lappend search_path ../cons  
lappend search_path ../RTL  
  
# Khai báo file thư viện công nghệ tế bào chuẩn saed32  
set LIB "saed32rvt_tt1p05v25c.db"  
  
# Thiết lập thư viện đích (Target Library) và thư viện liên kết (Link Library)  
set target_library [list $LIB]  
set link_library [list * $LIB]
```

Bước 4: Đọc mã nguồn RTL và phân tích cấu trúc

```
# Định dạng file đầu vào là verilog
set file_format verilog

# Phân tích cú pháp file RTL
analyze -format $file_format {johnson.v}

# Xây dựng cấu trúc thiết kế từ thư viện work
elaborate -lib work johnson

# Đặt thiết kế hiện tại làm thiết kế đỉnh
current_design $top_module
```

Bước 5: Liên kết và kiểm tra trước tổng hợp (Pre-synthesis Checking)

```
# Liên kết thiết kế với thư viện công nghệ
link

# Kiểm tra xem thiết kế có bị lỗi kết nối hoặc thiếu thư viện hay không
check_design
```

Bước 6: Khai báo ràng buộc thiết kế (Constraints) và chạy tổng hợp

```
# Gom nhóm đường dẫn để tối ưu hóa timing
group_path -name INREG -from [all_inputs]
group_path -name REGOUT -to [all_outputs]
group_path -name INOUT -from [all_inputs] -to [all_outputs]

# Đọc file ràng buộc timing (.sdc)
source -echo dc.sdc

# Tối ưu hóa logic và sửa lỗi kết nối nhiều cổng (Multiple Port Nets)
set case_analysis_with_logic_constants true
set_fix_multiple_port_nets -all

# Tổng hợp tối ưu hóa mức cao dùng compile_ultra
compile_ultra -no_autoungroup

# Tắt chế độ ghi nhận SVF
set_svf -off
```

Bước 7: Báo cáo phân tích diện tích, timing và chất lượng thiết kế

```
# Kiểm tra báo cáo diện tích
report_area -hierarchy

# Kiểm tra Timing Min (Hold time check)
report_timing -max_paths 100 -delay_type min

# Kiểm tra Timing Max (Setup time check)
report_timing -max_paths 100 -delay_type max

# Báo cáo chất lượng tổng thể của thiết kế
report_qor
```

Bước 8: Xuất các file kết quả đầu ra

```
set verilogout_equation false

# Xuất netlist mức cổng (Gate-level Netlist) dạng Verilog
write_file -format verilog -hierarchy -output ./output/design_mapped.v

# Xuất file cơ sở dữ liệu nội bộ của Synopsys (.ddc)
write_file -format ddc -hierarchy -output ./output/design_mapped.ddc

# Xuất ràng buộc timing mới dành cho công cụ Place & Route
write_sdc -nosplit ../cons/icc2.sdc

# Xuất file trể tiêu chuẩn (.sdf) phục vụ mô phỏng sau tổng hợp
write_sdf ./output/design_mapped.sdf

# Thoát Design Compiler
exit
```

PHẦN 2: XÁC MINH HÌNH THỨC & MÔ PHÒNG SAU TỔNG HỢP (Lab 2b)

A. Xác minh hình thức bằng Synopsys Formality

Bước 1: Khởi động công cụ

Chuyển thư mục và khởi chạy Formality GUI:

```
cd ~/TH_TKVM_CLC/Digital_Synopsys/Formal/Post_syn
fm_shell -gui
```

Mẹo: Để chạy tự động bằng script TCL đã viết sẵn, nhập lệnh:

```
Formality(verify)> source ./script.tcl
```

Bước 2: Thiết lập Reference Design (Thiết kế mẫu RTL)

- Chọn tab 1. Reference trên giao diện GUI.
- Tại tab phụ Read Design Files, nhấn Verilog, chọn file johnson.v và nhấn Load.
- Tại tab phụ Set Top Design, chọn Design Library ở mục 1, chọn module johnson ở mục 2 và click nút Set Top.

Bước 3: Thiết lập Implementation Design (Netlist tổng hợp)

- Chọn tab 2. Impl trên giao diện GUI.
- Nhấn Verilog trong tab Read Design Files, chọn file netlist johnson_compiled.v (hoặc design_mapped.v) và nhấn Load.
- Nạp file thư viện công nghệ (.db): Nhấn chọn file thư viện tại đường dẫn: ~/TH_TKVM_CLC/Digital_Synopsys/Lib/db/saed32rvt_tt1p05v25c.db và nhấn Load.
- Tại tab phụ Set Top Design, chọn Library WORK, chọn module johnson và click Set Top.

Bước 4: Thiết lập môi trường và So khớp (Set Up & Match)

- Chọn tab 3. Set Up, click nút Set. Đặt giá trị biến r = 0 cho cả hai thiết kế.
- Chọn tab 4. Match, click Run matching để ghép nối các điểm so sánh logic (logic cones). Kiểm tra trạng thái báo 0 unmatched compare points.

Bước 5: Xác minh và Debug (Verify & Debug)

- Chọn tab 5. Verify, click Verify để tiến hành chứng minh sự tương đương chức năng. Trạng thái đúng là Verification Succeeded.
- Sử dụng tab 6. Debug nếu phát hiện lỗi khác biệt logic để so sánh trực quan schematic/mã nguồn.
- Nhập exit trong terminal Formality để thoát.

B. Mô phỏng sau tổng hợp (Post-synthesis Simulation) bằng Synopsys VCS

Chuyển thư mục và chạy mô phỏng kiểm tra waveform mức cổng với thư viện saed32:

```
cd ~/TH_TKVM_CLC/Digital_Synopsys/Sim/Post_Syn

vcs -gui -debug_all ../../RTL/johnson_tb.v ../../syn/output/design_mapped.v
```

```
../../Lib/verilog/saed32nm.v
```

```
./simv &
```

Quan sát waveform hiển thị và so sánh với waveform mô phỏng RTL ban đầu.