Open-Source SRAM Memory Compiler

Digital Control, Physical Integration and Experimental Validation of a 4×8 SRAM in SKY130

Equipe: Danilo · André · Leonardo



Fontes: README.md · GITFLOW.md

Contexto e escopo do projeto

Circuito

SRAM customizada: armazenamento e periféricos projetados no nível de transistor.

Automação

Compilador: composição repetível das células e geração de vistas físicas.

Protótipo

4×8: primeiro alvo físico; RTL já exercita 4, 8, 16 e 32 palavras.

Fontes: specs/technical_specification.md · docs/phase2_execution.md

Critérios de entrega da Fase 2

F2-DIG

F2-DIG: mapear controle e registradores em SKY130HD e verificar a netlist por GLS.

RTL → Yosys → SKY130HD → GLS

F2-FIS

F2-FIS: conectar células reais, gerar o GDS e demonstrar acesso elétrico com DRC/LVS.

Células → layout → GDS → DRC/LVS → acesso transistor-level

Fontes: docs/phase2_review_20261104_acceptance.md

Células selecionadas na Fase 1

Família	Qtd.	MOS/cél.	Total
Bitcell 6T	32	6	192
Decoder dinâmico	1	33	33
Wordline driver	4	4	16
Precharge	8	3	24
Write driver	8	10	80
Sense amplifier	8	7	56

401


MOS das seis famílias selecionadas

Decoder oficial: 33 MOS, incluindo quatro PMOS keepers.

Fontes: release/phase1_current.json · release/phase1_keeper/manifest.json

Arquitetura da SRAM 4×8

Diagrama funcional explicativo · azul = SKY130HD · verde = custom



CTRL = CSb / OEb / WEb; VDD e VSS conectados em todas as células.

Fontes: rtl/sram_4x8_wrapper.v · physical/phase2/macro_binding.v

Protocolo de leitura e escrita

- 001 → leitura · 010 → escrita · demais combinações → nenhum novo acesso.
- Subida: captura de ADDR, operação e DATA de escrita.
- Descida: captura de leitura; o registro retém o último resultado.
- DATA habilitado somente com READ_Q e controles vivos de leitura.

CSb/OEb/WEb	Novo pedido
001	READ
010	WRITE
000	Inválido
011	Idle
1xx	Desabilitado

drive_DATA = READ_Q
AND controles vivos = 001

Fontes: specs/sram_4x8_digital.md · rtl/sram_controller.v

Hierarquia RTL

sram_model	Comportamento público
sram_controller + wrapper	Captura + registro de leitura
macro_model	Somente simulação funcional
macro_bb → binding físico	Black box → circuito real

Fontes: rtl/model.f · rtl/wrapper_sim.f

Cobertura da verificação digital

- Scoreboard independente; sem reutilizar helpers do DUT.
- Todos os endereços, 8 controles, 64 transições e padrões dirigidos.
- 2.048 operações pseudoaleatórias por regressão de memória.
- 154.303 checks RTL na campanha completa.

154.303

checks RTL

2.048

operações pseudoaleatórias

Fontes: tb/sram_ref_model.sv · reports/digital/phase2_review_20261104/results.json

Síntese e GLS em SKY130HD

- 20 flip-flops · 8 ebufn físicos · 1 macro customizada.
- Sem latches inesperados ou armazenamento convertido em FF.
- Piloto tri-state validou 0, 1 e Z.
- 15.619 checks GLS aprovados.

20 FF / 8 tri

células físicas mapeadas

15.619

checks GLS

Fontes: reports/phase2/review_20261104/digital/results.json · reports/phase2/routed_gls/results.json

Interface entre controle e núcleo


- ADDR_Q e DIN_Q estabilizam endereço e escrita.
- READ_Q / WRITE_Q são pedidos, não pulsos diretos.
- PCLK, PRECH, WE e SCLK coordenam acesso e recuperação.
- DOUT_RAW alimenta o mux e o FF de saída.

24	liberação PRECH
40	WE
60	PCLK / avaliação
80	SCLK / recuperação

Fontes: specs/phase2_physical_interface.md · physical/phase2/macro_binding.v

Decoder dinâmico e seleção de linha

- PCLK baixo: PMOS carregam os quatro nós internos.
- PCLK alto: o endereço capturado descarrega apenas o caminho selecionado.
- Quatro keepers restauram os nós não selecionados.
- DEC qualificado → WL driver → linha física.




Representação funcional simplificada

Fontes: specs/technical_specification.md · release/phase1_keeper/manifest.json

Geração da matriz e integração física

- 4 linhas × 8 colunas; 32 bitcells e 8 pares BL/BLB.
- Instâncias periféricas e pinos lidos dos artefatos congelados.
- Magic: custom fabric; OpenROAD: integração com SKY130HD.
- Auditor separado confere terminais, coordenadas e ordem dos bits.


Organização lógica explicativa (não é layout)



32 bitcells / 8 pares BL–BLB
16 gates de acesso por WL

Fontes: tools/phase2_core.py · tools/run_phase2_fabric.py


Layout integrado da SRAM 4×8



- 1.493 MOS: 401 customizados + 1.092 SKY130HD.
- 20 FF e lógica de fases, captura, interface e CTS.
- Floorplan experimental: 540 × 380 µm.

Fontes: reports/phase2/layout_overview/results.json · physical/phase2/delivery.json


Sequenciamento elétrico de acesso



Condição do ensaio: TT · 1,8 V · 27 °C · clock de 20 ns · sem RC de interconexões.

Fontes: r1_idle2/results.json · reports/phase2/final_polish_20261104/events/results.json

Problemas encontrados e correções



- WE antecipado: guarda −232,897 ps → tap 40 → +167,388 ps no piloto.
- Roteamento: anel de obstrução de 5 nm isolava acessos M4.
- Importação: vias tecnológicas e vistas físicas reais precisaram ser preservadas.

Fontes: docs/phase2_execution.md · reports/phase2/phase_guard_review/results.json

Verificação física: DRC e LVS

- Magic: zero violações no GDS reimportado.
- Netgen: correspondência expandida de modelos, terminais e dimensões.
- Gate, bulk, W e L adulterados foram rejeitados.
- 1.493 MOS brutos → 1.459 equivalentes após redução legal de paralelos.

DRC = 0


Geometria do GDS final

LVS match

Gate / bulk / W / L: erros rejeitados

Fontes: reports/phase2/final_gds/magic.txt · reports/phase2/final_gds/lvs.txt

Simulação elétrica de leitura e escrita



- Campanha original: 128 bits lidos + 392 checks adicionais.
- Campanha dirigida: 1.332 checks totais, incluindo 160 bits lidos.
- Walking-one/zero, perturbações pós-captura, idle e máscara viva.

Fontes: reports/phase2/extracted_access_singlethread/results.json · reports/phase2/review_20261104/directed/results.json

Contrato temporal da interface

- Subida: captura da requisição. Descida: captura da leitura.
- RAW válido ~7,44 ns antes do clock local; FF_D ~7,25 ns.
- Estabilidade posterior observada ≥2 ns: janela limitada.
- 20 ns = 50 MHz no experimento; Fmax e turnaround pendentes.

SA_OUT = DOUT_RAW


Mux → FF_D

Captura local → FF_Q

Enable vivo → DATA / Z

Fontes: specs/sram_4x8_timing_contract.md · capture_directed/results.json

Ensaios de partida sem reset



Rampa	Idle	Checks	Estado
1 ns	0	637	PASS
1 ns	2	681	PASS
5 ns	2	681	PASS
10 ns	2	681	PASS
1 ns	3	703	PASS

3.383 checks totais, incluindo 240 bits lidos; sem falhas.

Primeira subida: 9 ns após o plateau de VDD, inclusive no caso com zero ciclos inativos.
Sem IC/nodeset. O tempo mínimo de partida não foi caracterizado.

Fontes: startup_verification/results.json · docs/phase2_final_polish.md

Quadro de resultados

- F2-DIG: síntese/GLS funcional aprovada.
- F2-FIS: SRAM 4×8 integrada e aprovada no experimento nominal.
- DRC/LVS e acessos reais, com artefatos e hashes rastreáveis.
- Contrato temporal documentado e partida ampliada.

1.493 MOS

integração física

DRC 0 / LVS

geometria e conectividade

Fontes: docs/phase2_review_20261104_acceptance.md · docs/phase2_final_polish.md

Limitações da validação

Timing

Fmax e temporização externa completa ainda não caracterizados.

Variabilidade

Sem RC detalhado, robustez PVT ou partida estatística.

Caracterização

Sem potência/yield caracterizados ou qualificação de fabricação.

Escala física

Geração física 8×8 / 16×8 / 32×8 continua fora desta entrega.

Fontes: specs/sram_4x8_timing_contract.md · docs/phase2_review_20261104_acceptance.md

Conclusão da Fase 2

Resultados da implementação 4×8

- Controle digital sintetizado e células customizadas integrados.
- SRAM 4×8 física com leitura, escrita e captura demonstradas.
- Entregáveis: RTL, gerador Python, GDS/LEF/DEF/MAG/SPICE, relatórios e scripts.

Aceite técnico: escopo experimental nominal.
Fechamento acadêmico: revisão da equipe e dos orientadores pendente.

Fontes: docs/phase2_reproduction_guide.md · docs/phase2_final_polish.md