Open-Source SRAM Memory Compiler

Digital Control, Physical Integration and Experimental Validation of a 4×8 SRAM in SKY130

Equipe: Danilo · André · Leonardo



Implementação e auditoria concluídas no escopo experimental; revisão formal pendente.

Uma ponte entre lógica e silício

Circuito

SRAM customizada: armazenamento e periféricos projetados no nível de transistor.

Automação

Compilador: composição repetível das células e geração de vistas físicas.

Protótipo

4×8: primeiro alvo físico; RTL já exercita 4, 8, 16 e 32 palavras.

O protótipo pequeno permite inspecionar a integração completa.

Dois marcos, duas evidências

F2-DIG

F2-DIG: mapear controle e registradores em SKY130HD e verificar a netlist por GLS.

RTL → Yosys → SKY130HD → GLS

F2-FIS

F2-FIS: conectar células reais, gerar o GDS e demonstrar acesso elétrico com DRC/LVS.

Células → layout → GDS → DRC/LVS
→ acesso transistor-level

Uma SRAM funcional em Verilog não comprova uma SRAM física.

Seis famílias, 401 MOS customizados

Família	Qtd.	MOS/cél.	Total
Bitcell 6T	32	6	192
Decoder dinâmico	1	33	33
Wordline driver	4	4	16
Precharge	8	3	24
Write driver	8	10	80
Sense amplifier	8	7	56

401


MOS das seis famílias selecionadas

Decoder oficial: 33 MOS, incluindo quatro PMOS keepers.

As folhas foram preservadas; adaptações de integração ficam fora delas.

Arquitetura integrada

Diagrama funcional explicativo · azul = SKY130HD · verde = custom



CTRL = CSb / OEb / WEb; VDD e VSS conectados em todas as células.

Uma palavra de oito bits por linha física, sem column mux.

O pedido é capturado; a saída é mascarada

- 001 → leitura · 010 → escrita · demais combinações → nenhum novo acesso.
- Subida: captura de ADDR, operação e DATA de escrita.
- Descida: captura de leitura; o registro retém o último resultado.
- DATA habilitado somente com READ_Q e controles vivos de leitura.

CSb/OEb/WEb	Novo pedido
001	READ
010	WRITE
000	Inválido
011	Idle
1xx	Desabilitado

drive_DATA = READ_Q
AND controles vivos = 001

Mudar controles vivos pode liberar DATA sem cancelar o acesso capturado.

RTL e fronteira da macro

sram_model	Comportamento público
sram_controller + wrapper	Captura + registro de leitura
macro_model	Somente simulação funcional
macro_bb → binding físico	Black box → circuito real

A definição comportamental de armazenamento não entra na fabricação.

Verificação orientada ao protocolo

- Scoreboard independente; sem reutilizar helpers do DUT.
- Todos os endereços, 8 controles, 64 transições e padrões dirigidos.
- 2.048 operações pseudoaleatórias por regressão de memória.
- 154.303 checks RTL na campanha completa.

154.303

checks RTL

2.048

operações pseudoaleatórias

Conteúdo não escrito é desconhecido; mutantes verificam os observadores.

Mapeamento real em SKY130HD

- 20 flip-flops · 8 ebufn físicos · 1 macro customizada.
- Sem latches inesperados ou armazenamento convertido em FF.
- Piloto tri-state validou 0, 1 e Z.
- 15.619 checks GLS aprovados.

20 FF / 8 tri

células físicas mapeadas

15.619

checks GLS

GLS sem atraso confirma comportamento, não fechamento de timing.

Pedidos digitais, fases elétricas

- ADDR_Q e DIN_Q estabilizam endereço e escrita.
- READ_Q / WRITE_Q são pedidos, não pulsos diretos.
- PCLK, PRECH, WE e SCLK coordenam acesso e recuperação.
- DOUT_RAW alimenta o mux e o FF de saída.

24 liberação PRECH

40 WE


60 PCLK / avaliação

80 SCLK / recuperação

Taps 24 / 40 / 60 / 80 são posições em uma cadeia de inversores.

Pré-carga, avaliação e retenção

- PCLK baixo: PMOS carregam os quatro nós internos.
- PCLK alto: o endereço capturado descarrega apenas o caminho selecionado.
- Quatro keepers restauram os nós não selecionados.
- DEC qualificado → WL driver → linha física.




Representação funcional simplificada

33 MOS oficiais; o decoder RTL permanece somente referência funcional.

Composição e verificação independente

- 4 linhas × 8 colunas; 32 bitcells e 8 pares BL/BLB.
- Instâncias periféricas e pinos lidos dos artefatos congelados.
- Magic: custom fabric; OpenROAD: integração com SKY130HD.
- Auditor separado confere terminais, coordenadas e ordem dos bits.


Organização lógica explicativa (não é layout)



32 bitcells / 8 pares BL–BLB
16 gates de acesso por WL

A mesma configuração reproduziu GDS e SPICE equivalentes.


O top-level físico entregue



- 1.493 MOS: 401 customizados + 1.092 SKY130HD.
- 20 FF e lógica de fases, captura, interface e CTS.
- Floorplan experimental: 540 × 380 µm.


Imagem do GDS real: M4/M5 e footprints das células padrão.

Da pré-carga à captura



TT · 1,8 V · 27 °C · conectividade e junções extraídas, sem wire RC.

Problemas reais, correções rastreáveis



- WE antecipado: guarda −232,897 ps → tap 40 → +167,388 ps no piloto.
- Roteamento: anel de obstrução de 5 nm isolava acessos M4.
- Importação: vias tecnológicas e vistas físicas reais precisaram ser preservadas.

Readback correto, sozinho, não revelava todos os problemas.

Geometria e conectividade verificadas

- Magic: zero violações no GDS reimportado.
- Netgen: correspondência expandida de modelos, terminais e dimensões.
- Gate, bulk, W e L adulterados foram rejeitados.
- 1.493 MOS brutos → 1.459 equivalentes após redução legal de paralelos.

DRC = 0


Geometria do GDS final

LVS match

Gate / bulk / W / L: erros rejeitados

DRC verifica regras geométricas; LVS compara o circuito extraído.

Escrever, manter e recuperar



- Campanha original: 128 bits lidos + 392 checks adicionais.
- Campanha dirigida: 1.332 checks totais, incluindo 160 bits lidos.
- Walking-one/zero, perturbações pós-captura, idle e máscara viva.

Bitcells e sense amplifiers transistor-level; sem armazenamento comportamental.

Contrato temporal sem números inventados

- Subida: captura da requisição. Descida: captura da leitura.
- RAW válido ~7,44 ns antes do clock local; FF_D ~7,25 ns.
- Estabilidade posterior observada ≥2 ns: janela limitada.
- 20 ns = 50 MHz no experimento; Fmax e turnaround pendentes.

SA_OUT = DOUT_RAW


Mux → FF_D

Captura local → FF_Q

Enable vivo → DATA / Z

Janelas internas disponíveis não são setup/hold públicos da SRAM.

Cinco partidas independentes



Rampa	Idle	Checks	Estado
1 ns	0	637	PASS
1 ns	2	681	PASS
5 ns	2	681	PASS
10 ns	2	681	PASS
1 ns	3	703	PASS

3.383 checks totais, incluindo 240 bits lidos; sem falhas.

Zero ciclos inativos ainda incluiu 9 ns de espera após o plateau.

Resultados consolidados

- F2-DIG: síntese/GLS funcional aprovada.
- F2-FIS: SRAM 4×8 integrada e aprovada no experimento nominal.
- DRC/LVS e acessos reais, com artefatos e hashes rastreáveis.
- Contrato temporal documentado e partida ampliada.

1.493 MOS

integração física

DRC 0 / LVS

geometria e conectividade

Desenvolvimento concluído no escopo experimental; revisão formal pendente.

Limites reconhecidos

Timing

Fmax e temporização externa completa ainda não caracterizados.

Variabilidade

Sem RC detalhado, robustez PVT ou partida estatística.

Caracterização

Sem potência/yield caracterizados ou qualificação de fabricação.

Escala física

Geração física 8×8 / 16×8 / 32×8 continua fora desta entrega.

Conhecer o limite da evidência faz parte da conclusão técnica.

Da célula ao sistema SRAM

Uma SRAM física verificável, com seus limites explícitos.

- Controle digital sintetizado e células customizadas integrados.
- SRAM 4×8 física com leitura, escrita e captura demonstradas.
- Fontes, vistas, evidências e procedimentos disponíveis para revisão.

Fase 2 tecnicamente concluída no escopo experimental. Fechamento acadêmico depende da equipe e dos orientadores.