MCU与去耦

File: mcu.kicad_sch

模拟电源与ADC RC

File: mcu_analog.kicad_sch

RESET BOOT0与可选HSE

File: mcu_control.kicad_sch

本地供电与复位监控

File: core_supply.kicad_sch

应用运行许可

File: core_arm.kicad_sch

Rev E-1 两组板间排针

File: core_interface.kicad_sch

CAN RS-485与5V防倒灌

File: comms.kicad_sch

ABZ与SPI1编码器

File: encoders.kicad_sch

SWD与侧发光LED

File: ui_debug.kicad_sch

controller 底面只允许 0603 及以上、高度 ≤1 mm 无源件与 SWD/测试焊盘；所有接口板边侧插；叠板 inverter 在上；布局见 #4

pinmap 唯一真源：docs/pinmap.md：Rev E-1 / Issue #2。
所有侧插座、RESET侧按、LED侧发光均特#5选型；布局与PCB不在本次修改范围。
安装孔周围φ8mm内不放器件；底面不放有源器件、连接器或高于1mm的器件。
板距11.0mm (2.50+8.5mm)：四角M2×11mm母-母双通铜柱；底部≥5mm绝缘支撑。
J102两板同步+X移动24.00mm，pad1建议(152.73,110.95)mm，逐针保持同XY；由#4落实。

审查入口：review/Issue2_changes.md、erc_issue2.rpt、controller.net.xml、bom_issue2.csv。
旧 debug_comms / sensors 已移至 history，未实例化；当前完整工程共10页、102个位号。
5V_OUT经TPS2553限流约0.5A及D201防倒灌；编码器仅3.3V。
3.3V工程静态预算≤275mA，外接编码器另留≤50mA；条件与计算见第三轮说明。

Common-ground daughterboard; power-baseboard protection remains local
SCHEMATIC REVIEW DRAFT — NOT RELEASED FOR PCB
power_system

Sheet: /
File: controller.kicad_sch


Title: controller STM32G431 Rev E-1

Size: A3	Date: 2026-11-12	**Rev: E-1 Issue2**
KiCad E.D.A. 10.0.7		Id: 1/10


LOCAL STM32G431 / SUPPLY AND DECOUPLING

U30

STM32G431RBT6



MCU DECOUPLING / PLACE AT THE SUPPLY PINS



Decoupling is shown as a separate functional block.
Place each 100 nF at its physical VDD or VBAT pin.
VSSA and VSS return to the local controller ground plane.
No external VCAP on this package.
VDDA / VREF+ use the local filtered 3.3 V core rail; VREFBUF OFF.

Rev E-1：接口信号按 pinmap 功能命名
8 路 ADC 经本地 RC：MCU 侧后缀 _MCU。
13 个未用 GPIO 放 NC：PC7=RUN_ARM，PB9=RS485_DE。

通讯、编码器、SWD 与 RUN/FAULT LED 均位于 controller。
未用 GPIO 不接排针，不接 GND；应用固件设为模拟输入。
供电、去耦与 VREFBUF OFF 方案保持。


CONTROLLER | STM32G431RBT6 | shared-ground replaceable MCU daughterboard
HARDWARE REVIEW DRAFT — NOT RELEASED FOR PCB
power_system

Sheet: /MCU与去耦/
File: mcu.kicad_sch

Title: STM32G431 MCU / 去耦与功能引脚

Size: A3	Date: 2026-11-12	**Rev: E-1 Issue2**
KiCad E.D.A. 10.0.7		Id: 2/10


VDDA AND VREF+ / LOCAL FILTERED 3.3 V CORE SUPPLY




保留 VDDA / VREF 本地滤波与去耦：VREFBUF OFF。下方新增 MCU 输入末端 RC。

8 路 ADC 末端 RC：电容靠 MCU，引线就近回 VSSA 参考 GND


I_U：τ=100 ns，fc≈1.59 MHz




I_V：τ=100 ns，fc≈1.59 MHz




I_W：τ=100 ns，fc≈1.59 MHz




I_BUS：τ=100 ns，fc≈1.59 MHz




V_DC：τ=10 µs，fc≈15.9 kHz




NTC：τ=10 µs，fc≈15.9 kHz



ADC_SP1：τ=10 µs，fc≈15.9 kHz



ADC_SP2：τ=10 µs，fc≈15.9 kHz



I_U / I_V / I_W / I_BUS：100 Ω + 1 nF C0G，0603；I_BUS_MCU 只接 PA3 ADC1_IN4 + COMP2_INP。
V_DC / NTC / ADC_SP1 / ADC_SP2：1 kΩ + 10 nF，0603。参考地为 GND（VSSA 就近回流）。
建立时间、ADC CADC、COMP2 阶跃延迟与固件采样窗口见 review/issue2_changes.md。

CONTROLLER | STM32G431RBT6 | shared-ground replaceable MCU daughterboard
HARDWARE REVIEW DRAFT — NOT RELEASED FOR PCB


power_system

Sheet: /模拟电源与ADC RC/
File: mcu_analog.kicad_sch

Title: 本地 VDDA / VREF 与8路 ADC RC


Size: A3	Date: 2026-11-12	**Rev: E-1 Issue2**
KiCad E.D.A. 10.0.7		Id: 3/10

RESET：板边侧按，拉低 NRST



SW2 与 C81、U102 / U103 复位监控共用 NRST：现有监控与去耦保持。
SWD 的 NRST 仅允许外部开漏拉低。

BOOT 按钮取消：保留 10k 下拉与测试焊盘








删除 SW3 及按钮相阻 R401；沿用 R122=10k 下拉。
已烧录固件 SWD：需要时短接 TP15(BOOT0) 与 TP16(3V3) 后复位。
需按 pinmap 配置启动选项字节：ROM 期间 RUN_ARM 仍为低。

PF0 / PF1 可选 HSE：Y1、C83、C84 默认 DNP



保持原 8 MHz / 18 pF 临时数值及 DNP，不据此宣称晶体参数已选定。
实测 CL / ESR / 驱动等级与寄生电容特性后，C83 / C84 仅换 0603，耐压不变。
PF0 / PF1 仅连接本地 HSE，不再引到排针。

CONTROLLER | 4.75–5.25 V header input | common-ground minimum core
HARDWARE REVIEW DRAFT — NOT RELEASED FOR PCB
power_system


Sheet: /RESET BOOT0与可选HSE/
File: mcu_control.kicad_sch

Title: 侧按 RESET / BOOT0 测试点 / 可选 HSE

Size: A3	Date: 2026-11-12	**Rev: E-1 Issue2**
KiCad E.D.A. 10.0.7		Id: 4/10

5 V INPUT / INDEPENDENT 3.3 V MCU RAIL


稳压底板供电：J101/1、3 的 +5V_CORE_IN = 4.75–5.25 V；共地、非隔离。
3.3V工程静态预算上限275mA（不含编码器）：编码器另留≤50mA，合计≤325mA；条件/手册出处见issue2_changes.md第三轮。



D102 prevents output/injection current returning to the 5 V header.
D103 bypasses LDO reverse stress when OUT remains charged.
TVS clamp is 10.3 V at its specified pulse; U101 accepts up to 16 V.
No sustained 24/60 V miswire or IEC surge qualification is claimed.


U101 SNS(2)接OUT；GND(3/5)与EP(7)接GND；保留输入/输出电容与散热铜要求。
TLV767固定输出1A；含编码器预算325mA；#4须验证叠板热与输入压差（未做布局/热验收）。

ADC CLAMP–CURRENT ABSORBER / LOCAL 3.3 V BULK



保持原参考钳位与C305方案：2.495×(1+3.83k/10k)+IREF×3.83k≈3.46V。
原底板8路360Ω与两路1kΩ约48.93mA注入估算仅为旧方案背景，#3重算前端后须复核。
controller新增RC：4路100Ω/1nF，4路1kΩ/10nF；末端RC不替代底板钳位/限流。
C305的稳定性、上电和瞬态仍需实测；不宣称持续60V误接耐受。


LOCAL RESET / BUFFERED ACTIVE–HIGH PERMISSION



RESET开漏；CT悬空的原20ms标称释放延迟保持。
MR分压要求5V存在，即使ADC钳位给3.3V回供；SW2/C81及NRST监控保持。
SWD已位于controller：CORE_RESET_OK经U105与PC7/RUN_ARM相与，才输出CTRL_READY。

CONTROLLER | local regulated 5 V input | independent 3.3 V | common ground
HARDWARE REVIEW DRAFT — NOT RELEASED FOR PCB
power_system
Sheet: /本地供电与复位监控/
File: core_supply.kicad_sch
Title: 本地3.3V供电与复位监控
Size: A3 | Date: 2026-11-12 | **Rev: E-1 Issue2**
KiCad E.D.A. 10.0.7 | Id: 5/10

SCHMITT RESET OK AND EXPLICIT APPLICATION ARM



CTRL_READY = CORE_RESET_OK AND PC7. U103 retains Schmitt conditioning of the slow NRST RC.
ROM boot can configure pins used as inverter PWM / ENABLE. PC7 is not used by the G431 ROM loader.
At reset or while running ROM, R402 holds PC7 LOW and the power base remains disabled.
Firmware must initialize safe PWM / BKIN first, then explicitly assert RUN_ARM and ENABLE.
Clear RUN_ARM before software jumping to ROM. This is not a watchdog or CPU-halt detector.


CONTROLLER | 4.75–5.25 V header input | common-ground minimum core
HARDWARE REVIEW DRAFT — NOT RELEASED FOR PCB
power_system

Sheet: /应用运行许可/
File: core_arm.kicad_sch

Title: RUN_ARM 与复位有效的运行许可

Size: A3	Date: 2026-11-12	**Rev: E-1 Issue2**
KiCad E.D.A. 10.0.7		Id: 6/10

J101 左侧：5 V 输入 / 3.3 V 参考 / 8 路模拟




J101：12 个非 GND 触点 + 20 个 GND；J102：11 个非 GND 触点 + 21 个 GND。
ADC 的接口名为 I_U 等；各回经 8 路 RC 才到 *_MCU，不能跨接 RC。
CTRL_READY 来回 U105:RUN_ARM (PC7) 只接本地许可逻辑。

仅 J101/1、3 输入 +5V_CORE_IN；J101/22、32 输出 +3V3_MCU 电平参考。
备用 ADC_SP1 / ADC_SP2 在 controller 经过 RC；底板对应触点悬空，由 #3 落实。
所有其他触点接 GND；原 13 个 NC GPIO 不再接排针。

装配俯视：controller 顶面公针朝上；inverter 底面母座朝下。
两板同号针同 XY，不在原理图中交换针号；底面实物视角左右镜像。
#4：11.0 mm 板距 (2.50+8.5 mm)，四角 M2×11 mm 母–母双通铜柱。
controller 底部 ≥5 mm 绝缘支撑；公针尾长 3.0 mm。
#4：两板 J102 同步 +X 移动 24.00 mm，pad1 建议 (152.73, 110.95) mm。

J102 右侧：六路 PWM / 制动 / 就绪与故障




CONTROLLER | 4.75–5.25 V header input | common-ground minimum core
HARDWARE REVIEW DRAFT – NOT RELEASED FOR PCB
power_system

Sheet: /Rev E–1 两组板间排针/
File: core_interface.kicad_sch


Title: Rev E–1 两组 2×16 板间排针


Size: A3	Date: 2026–11–12	**Rev: E–1 Issue2**
KiCad E.D.A. 10.0.7		Id: 7/10

RS-485：MAX3485，3.3 V，PB9 软件方向

















R209=10k：DE=0，/RE=0，只收不发：发送完成 TC 后软件拉低 DE。
R210=10k 仅防 RO 悬空：接收使能时由 MAX3485 接收器主动驱动。
120Ω终端仅在总线端点焊合 JP201：D202=SM712.TCT（−7/+12V）。默认DNP：物理1=A、2=B、3=GND。


经典 CAN：SN65HVD232，PA11 RX / PA12 TX






SN65HVD232 的 5、8 脚均为 NC，没有 RS；按 TI 手册与共享库留空。
RS 接 GND 适用于 SN65HVD230/231；未设计不更换已定的 232。
CAN 插座固定 1 CANH / 2 CANL / 3 GND，不另加 5V。






JP202 默认断开：仅总线端点需要120Ω。D203=PESD2CAN,215，默认DNP。
物理1=CANH，2=CANL，3=GND；使用官方SOT-23（两颗TVS均已核对针序）。
TVS保持DNP，装配时核对系统ESD要求。

485偏置：R228上拉A / R229下拉B，680Ω/0603，默认DNP。
只在总线一处（通常主站）安装；本板作主站或无其它偏置时装。
单120Ω：Vdiff≈0.268V；双120Ω(60Ω)：≈0.139V，不足200mV。
单终端静态≈2.2mA；R210仅为RO逻辑侧上拉。





所有接口板边侧插：共地、非隔离。
U203 /FAULT 开漏不接MCU，标NC。
C211贴近IN：C212=4.7uF/0805：大负载瞬态bulk兜底。

5V_OUT 对外限流约 0.5 A（TPS2553 RILIM=49.9k，475-565 mA）：D201 防倒灌保留

原理图审查稿；布局见 #4，待选器件见 #5

power_system

Sheet: /CAN RS-485与5V防倒灌/
File: comms.kicad_sch

Title: CAN / RS-485 / 5V 输出防倒灌


Size: A3	Date: 2026-11-12	**Rev: E-1 Issue2**
KiCad E.D.A. 10.0.7		Id: 8/10


编码器供电固定 +3V3_MCU（3.3 V）；JP203 已删除

仅支持 3.3 V 编码器（5 V 编码器不支持：PA0-PA2、PA5-PA7 为 TT_a 脚不耐 5 V）

ABZ：1 VCC / 2 A / 3 B / 4 Z / 5 GND


J203
GH1.25 卧式 5P 特#5






SPI：1 VCC / 2 CS / 3 SCK / 4 MISO / 5 MOSI / 6 GND

J204
GH1.25 卧式 6P 特#5





7 路信号均在 MCU 一侧串 100Ω（0603）。
ENC_A/B/Z、SPI_MISO 上拉 10k 到3.3V，兼容开集电极输出。
SPI_CS=PA15，外部10k上拉；PA15使用前释放JTDI，保留SWD。
Z=PA2 EXTI2，只承诺中断，不承诺硬件清零。

DS12589 表12：PA0/PA1/PA2/PA5/PA6/PA7 = TT_a（非5V耐受）；PA15 = FT_f。
仅支持 3.3 V 编码器：J203/1 与 J204/1 直连 +3V3_MCU，不提供5V选项。
100Ω不是电平转换；具体编码器电流、线缆电容、最高速率与保护等级待#5。
编码器外部电流单列预算：RC边沿与上拉核算见说明。

原理图审查稿；布局见 #4，待选器件见 #5


power_system

Sheet: /ABZ与SPI1编码器/
File: encoders.kicad_sch

Title: ABZ / SPI 编码器：仅3.3V供电

Size: A3	Date: 2026-11-12	**Rev: E-1 Issue2**
KiCad E.D.A. 10.0.7		Id: 9/10


上边缘 SWD：板边侧插，VTREF=3.3V




1 VTREF / 2 SWDIO / 3 SWCLK / 4 NRST / 5 GND
VTREF为目标板电平参考，不作为调试器外部供电入口。
NRST仅由外部开漏拉低；本地RESET/监控保持。

RESET侧按开关、BOOT0/3V3测试焊盘与可选DNP HSE见 mcu_control。
底面只允许0603及以上、高度≤1mm无源件与SWD/测试焊盘；布局见#4。

上边缘侧发光 LED：GPIO 高电平亮



1kΩ 0603(C21190)：Vf≈1.8-1.9V，If≈1.4-1.5mA。



1kΩ 0603(C21190)：Vf≈1.8-1.9V，If≈1.4-1.5mA。

PC5 RUN(黄绿C375534) / PC8 FAULT(红C375479)，高电平亮。
原厂p5:1=阳极，经R225/R226:2=阴极接GND：中央焊盘3独立，不接网。
推荐焊盘：铜电极1.30×0.90mm，内距1.90mm；中间1.00×0.80mm，中心偏0.55mm。
侧发光方向、SWD与叠板/板边净空由#4核对。

原理图审查稿；布局见 #4，待选器件见 #5

power_system

Sheet: /SWD与侧发光LED/
File: ui_debug.kicad_sch

Title: SWD 与侧发光 RUN / FAULT LED

Size: A3	Date: 2026-11-12	**Rev: E-1 Issue2**
KiCad E.D.A. 10.0.7		Id: 10/10