
SOC Design Laboratory Lab4-2

311651055_林柏宇 交大電物碩二


波型與數據分析:

1. 當軟體將數值指定給預設的地址,CPU 將啟動一個 Wishbone 寫入 Wishbone Cycle,將數值發送到該地址空間。以下圖為例,軟體想要初始 化位於 0x30000040 的 tap_1 時,CPU 將生成一個 Wishboe 交易,將數值寫入 0x30000040。當我們想要為其他預設的地址分配數值時,相同的事情也 會發生。



```
tap_2 = -10;
tap_3 = -9;
                                                                                       (*(volatile uint32_t*)0x30000040)
tap_4 = 23;
tap_5 = 56;
                                                                                       (*(volatile uint32_t*)0x30000044)
(*(volatile uint32_t*)0x30000048)
                                                                                       (*(volatile uint32_t*)0x3000004c)
                                                                                       (*(volatile uint32_t*)0x30000050
tap_8 = 23;
                                                                                       (*(volatile uint32_t*)0x30000054)
                                                                                       (*(volatile uint32 t*)0x30000058)
                                                                                       (*(volatile uint32_t*)0x3000005c)
tap_11= 0;
                                                                                       (*(volatile uint32_t*)0x30000060)
                                                                                       (*(volatile uint32 t*)0x30000064)
datalength = 64;
                                                                                       (*(volatile uint32_t*)0x30000068)
reg_mprj_datal = 0x00A50000;
                                                                  define datalength (*[volatile uint32_t*]0x30000010)
status = 0x00000001:
                                                                                       (*(volatile uint32_t*)0x3000000
```

2. 當軟體從預設地址提取數值時,CPU 將啟動一個 Read Cycle 到該地址,有對該地址空間有控制權的裝置會通過 Wi shbone 將相應數據返回給 CPU。



3. FIR 實際情況與理論上模擬運算的比較:

計算FIR時,一旦我們從AXI-Stream獲取輸入數據,就可以直接開始乘法和累加過程。同時,輸入數據被保持並存儲在數據BRAM中,直到答案完全計算出來。在這一刻,我們可以進行握手並發送輸出數據。因此,理論上只需要11+1個周期來計算一個結果點。

理論上單位 cycle 的運算量: 1/12 (1/cycle)

Rate: 12 (cycle)

實際上單位 cvcle 的運算量:

(2449987500 - 2449137500) ps / (25000) ps = 31 個周期

會造成此情況是因為 BRAM 使用效率太低。

- 4. 延遲:(2470312500 2449162500) ps / (25000) ps = 847 個周期
- 5. Improve:
 - (1)提高單位 cycle 的運算量:
 - (a)利用分離的讀寫端口 BRAM,隱藏寫入過程於當前讀取過程中。
 - (b)讓 Wishbond 到 AXI 接口傳遞信號而不鎖存數據,減少額外延遲。
 - (2) 其他提升:
 - (a)增加乘法器和加法器(平行化)。
 - (b)多運用 pointer 減少數據 BRAM 中實際位移與訪問次數。

6.

Github: https://github.com/leolin0501/soclab.github.io/tree/main/Lab4

HackMD: https://hackmd.io/gzN6anM4SDKoXhKOAAJzDA