
MC404 - Organização Básica de Computadores

Resumo Teórico

23 de agosto de 2021

Guilherme Nunes Trofino
217276

Conteúdo

1	Projeto 1	4
1.1	Not	4
1.2	And	5
1.3	Or	6
1.4	Xor	7
1.5	Mux	8
1.6	DMux	9
1.7	Not16	10
1.8	And16	11
1.9	OR16	12
1.10	MUX16	13
1.11	OR8WAY	15
1.12	MUX4WAY16	16
1.13	MUX8WAY16	17
1.14	DMUX4WAY	18
1.15	DMUX8WAY	20
2	Projeto 2	22
2.1	HalfAdder	22
2.2	FullAdder	23
2.3	Add16	24
2.4	Inc16	25
2.5	ALU	26
3	Projeto 3	28
3.1	Bit	28
3.2	Register	29
3.3	RAM8	30
3.4	RAM64	31
3.5	RAM512	32
3.6	RAM4K	33
3.7	RAM16K	34
3.8	PC	35
4	Projeto 4	36
4.1	Linguagem de Máquina Hack	36
4.2	Mult	38
4.3	Fill	39
5	Projeto 5	41
5.1	Arquitetura de Computadores	41
5.2	Memory	42
5.3	CPU	43
5.4	Computer	45
6	Projeto 6	46
6.1	Registradores RISC-V	46
6.2	Formato de Funções	46
6.3	Instruções Aritméticas	46
6.4	Instruções Lógicas	47
6.5	Instruções de Deslocamento	47
6.6	Instruções de Memória	47

6.7	Instruções de Comparação	48
6.8	Instruções de Salto Condicional	48
6.9	Códigos Básicos	49
6.10	Programas	50
7	Projeto 7	52
7.1	Endereçamento da Memória	52
7.2	Execução de Funções	52
7.3	Pilha	52
7.4	Programas	54
8	Projeto 8	56
8.1	Constantes de 32 bits	56
8.2	Manipulação de Bits	56
8.3	Representação de Caracteres	57
8.4	Funções de Strings	58
8.5	Chamadas de Sistema	59
8.6	Programas	60
9	Projeto 9	63
9.1	Variáveis	63
9.2	Exceções	64
9.3	Control and Status Registers	64
9.4	Programas	65

Instruções Comandos necessários para que o simulador seja aberto a partir do terminal:

```
1  cd classes/mc404/nand2tetris/tools/  
2  chmod 755 HardwareSimulator.sh  
3  ./HardwareSimulator.sh  
4  
5  chmod 755 CPUEmulator.sh  
6  ./CPUEmulator.sh
```

1. Projeto 1

1.1. Not

Definição [Funcionamento]

Tabela Verdade Esta porta lógica possuirá a seguinte tabela verdade:

in	out
0	1
1	0

Tabela 1.1: Tabela Verdade Not

Representação Esta porta lógica pode ser expressa pelo seguinte circuito:




Figura 1.1: Porta Lógica Not

Implementação Esta porta lógica pode ser implementada de acordo com o seguinte código:

```
1 // This file is part of www.nand2tetris.org
2 // and the book "The Elements of Computing Systems"
3 // by Nisan and Schocken, MIT Press.
4 // File name: projects/01/Not.hdl
5
6 /**
7  * Not gate:
8  * out = not in
9  */
10
11 CHIP Not {
12     IN in;
13     OUT out;
14
15     PARTS:
16         Nand (a=in, b=in, out=out);
17         //author: tr0fin0
18 }
```

1.2. And

Definição [Funcionamento]

Tabela Verdade Esta porta lógica possuirá a seguinte tabela verdade:

a	b	out
0	0	0
0	1	0
1	0	0
1	1	1

Tabela 1.2: Tabela Verdade And

Representação Esta porta lógica pode ser expressa pelo seguinte circuito:




Figura 1.2: Porta Lógica And

Implementação Esta porta lógica pode ser implementada de acordo com o seguinte código:

```
1 // This file is part of www.nand2tetris.org
2 // and the book "The Elements of Computing Systems"
3 // by Nisan and Schocken, MIT Press.
4 // File name: projects/01/And.hdl
5
6 /**
7  * And gate:
8  * out = 1 if (a == 1 and b == 1)
9  *      0 otherwise
10 */
11
12 CHIP And {
13     IN a, b;
14     OUT out;
15
16     PARTS:
17         Nand(a=a, b=b, out=outNand);
18         Not(in=outNand, out=out);
19         //author: tr0fin0
20 }
```

1.3. Or

Definição [Funcionamento]

Tabela Verdade Esta porta lógica possuirá a seguinte tabela verdade:

a	b	out
0	0	0
0	1	1
1	0	1
1	1	1

Tabela 1.3: Tabela Verdade Or

Representação Esta porta lógica pode ser expressa pelo seguinte circuito:




Figura 1.3: Porta Lógica Or

Implementação Esta porta lógica pode ser implementada de acordo com o seguinte código:

```
1 // This file is part of www.nand2tetris.org
2 // and the book "The Elements of Computing Systems"
3 // by Nisan and Schocken, MIT Press.
4 // File name: projects/01/Or.hdl
5
6 /**
7  * Or gate:
8  * out = 1 if (a == 1 or b == 1)
9  *       0 otherwise
10 */
11
12 CHIP Or {
13     IN a, b;
14     OUT out;
15
16     PARTS:
17         Not(in=a, out=notA);
18         Not(in=b, out=notB);
19         Nand(a=notA, b=notB, out=out);
20         //author: tr0fin0
21 }
```

1.4. Xor

Definição [Funcionamento]

Tabela Verdade Esta porta lógica possuirá a seguinte tabela verdade:

a	b	out
0	0	0
0	1	1
1	0	1
1	1	0

Tabela 1.4: Tabela Verdade Xor

Representação Esta porta lógica pode ser expressa pelo seguinte circuito:




Figura 1.4: Porta Lógica Xor

Implementação Esta porta lógica pode ser implementada de acordo com o seguinte código:

```
1 // This file is part of www.nand2tetris.org
2 // and the book "The Elements of Computing Systems"
3 // by Nisan and Schocken, MIT Press.
4 // File name: projects/01/Xor.hdl
5
6 /**
7  * Exclusive-or gate:
8  * out = not (a == b)
9  */
10
11 CHIP Xor {
12     IN a, b;
13     OUT out;
14
15     PARTS:
16     Not(in=a, out=notA);
17     Not(in=b, out=notB);
18     And(a=a, b=notB, out=aAndnotB);
19     And(a=notA, b=b, out=notAAndB);
20     Or(a=aAndnotB, b=notAAndB, out=out);
21     //author: tr0fin0
22 }
```


1.5. Mux

Definição [Funcionamento]

Tabela Verdade Esta porta lógica possuirá a seguinte tabela verdade:

s	a	b	out
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	1

Tabela 1.5: Tabela Verdade Mux

Representação Esta porta lógica pode ser expressa pelo seguinte circuito:




Figura 1.5: Porta Lógica Mux

Implementação Esta porta lógica pode ser implementada de acordo com o seguinte código:

```
1 // This file is part of www.nand2tetris.org
2 // and the book "The Elements of Computing Systems"
3 // by Nisan and Schocken, MIT Press.
4 // File name: projects/01/Mux.hdl
5
6 /**
7  * Multiplexor:
8  * out = a if sel == 0
9  *       b otherwise
10  */
11
12 CHIP Mux {
13     IN a, b, sel;
14     OUT out;
15
16     PARTS:
17         Not(in=sel, out=notSel);
18         And(a=a, b=notSel, out=aAndNotSel);
19         And(a=sel, b=b, out=selAndB);
20         Or(a=aAndNotSel, b=selAndB, out=out);
21         //author: tr0fin0
22 }
```

1.6. DMux

Definição [Funcionamento]

Tabela Verdade Esta porta lógica possuirá a seguinte tabela verdade:

s	in	a	b
0	0	0	0
0	1	1	0
1	0	0	0
1	1	0	1

Tabela 1.6: Tabela Verdade DMux

Representação Esta porta lógica pode ser expressa pelo seguinte circuito:




Figura 1.6: Porta Lógica DMux

Implementação Esta porta lógica pode ser implementada de acordo com o seguinte código:

```
1 // This file is part of www.nand2tetris.org
2 // and the book "The Elements of Computing Systems"
3 // by Nisan and Schocken, MIT Press.
4 // File name: projects/01/DMux.hdl
5
6 /**
7  * Demultiplexor:
8  * {a, b} = {in, 0} if sel == 0
9  *           {0, in} if sel == 1
10  */
11
12 CHIP DMux {
13     IN in, sel;
14     OUT a, b;
15
16     PARTS:
17         Not(in=sel, out=notSel);
18         And(a=in, b=notSel, out=a);
19         And(a=in, b=sel, out=b);
20         //author: tr0fin0
21 }
```

1.7. Not16

Definição [Funcionamento]

Tabela Verdade Esta porta lógica possuirá a seguinte tabela verdade:

$\overline{\text{in}}[i]$	$\overline{\text{out}}[i]$
0	1
1	0

Tabela 1.7: Tabela Verdade Not16

Representação Esta porta lógica pode ser expressa pelo seguinte circuito:




Figura 1.7: Porta Lógica Not16

Implementação Esta porta lógica pode ser implementada de acordo com o seguinte código:

```
1 // This file is part of www.nand2tetris.org
2 // and the book "The Elements of Computing Systems"
3 // by Nisan and Schocken, MIT Press.
4 // File name: projects/01/Not16.hdl
5
6 /**
7  * 16-bit Not:
8  * for i=0..15: out[i] = not in[i]
9  */
10
11 CHIP Not16 {
12     IN in[16];
13     OUT out[16];
14
15     PARTS:
16     Not(in=in[0], out=out[0]);
17     Not(in=in[1], out=out[1]);
18     Not(in=in[2], out=out[2]);
19     Not(in=in[3], out=out[3]);
20     Not(in=in[4], out=out[4]);
21     Not(in=in[5], out=out[5]);
22     Not(in=in[6], out=out[6]);
23     Not(in=in[7], out=out[7]);
24     Not(in=in[8], out=out[8]);
25     Not(in=in[9], out=out[9]);
26     Not(in=in[10], out=out[10]);
27     Not(in=in[11], out=out[11]);
28     Not(in=in[12], out=out[12]);
29     Not(in=in[13], out=out[13]);
30     Not(in=in[14], out=out[14]);
31     Not(in=in[15], out=out[15]);
32     //author: tr0fin0
33 }
```

1.8. And16

Definição [Funcionamento]

Tabela Verdade Esta porta lógica possuirá a seguinte tabela verdade:

a[i]	b[i]	out[i]
0	0	0
0	1	0
1	0	0
1	1	1

Tabela 1.8: Tabela Verdade And16

Representação Esta porta lógica pode ser expressa pelo seguinte circuito:




Figura 1.8: Porta Lógica And16

Implementação Esta porta lógica pode ser implementada de acordo com o seguinte código:

```
1 // This file is part of www.nand2tetris.org
2 // and the book "The Elements of Computing Systems"
3 // by Nisan and Schocken, MIT Press.
4 // File name: projects/01/And16.hdl
5
6 /**
7  * 16-bit bitwise And:
8  * for i = 0..15: out[i] = (a[i] and b[i])
9  */
10
11 CHIP And16 {
12     IN a[16], b[16];
13     OUT out[16];
14
15     PARTS:
16         And(a=a[0], b=b[0], out=out[0]);
17         And(a=a[1], b=b[1], out=out[1]);
18         And(a=a[2], b=b[2], out=out[2]);
19         And(a=a[3], b=b[3], out=out[3]);
20         And(a=a[4], b=b[4], out=out[4]);
21         And(a=a[5], b=b[5], out=out[5]);
22         And(a=a[6], b=b[6], out=out[6]);
23         And(a=a[7], b=b[7], out=out[7]);
24         And(a=a[8], b=b[8], out=out[8]);
25         And(a=a[9], b=b[9], out=out[9]);
26         And(a=a[10], b=b[10], out=out[10]);
27         And(a=a[11], b=b[11], out=out[11]);
28         And(a=a[12], b=b[12], out=out[12]);
29         And(a=a[13], b=b[13], out=out[13]);
30         And(a=a[14], b=b[14], out=out[14]);
31         And(a=a[15], b=b[15], out=out[15]);
32     //author: tr0fin0
33 }
```

1.9. OR16

Definição [Funcionamento]

Tabela Verdade Esta porta lógica possuirá a seguinte tabela verdade:

a	b	out
0	1	1
0	1	1
0	1	1
0	1	1

Tabela 1.9: Tabela Verdade OR16

Representação Esta porta lógica pode ser expressa pelo seguinte circuito:




Figura 1.9: Porta Lógica OR16

Implementação Esta porta lógica pode ser implementada de acordo com o seguinte código:

```
1 // This file is part of www.nand2tetris.org
2 // and the book "The Elements of Computing Systems"
3 // by Nisan and Schocken, MIT Press.
4 // File name: projects/01/Or16.hdl
5
6 /**
7  * 16-bit bitwise Or:
8  * for i = 0..15 out[i] = (a[i] or b[i])
9  */
10
11 CHIP Or16 {
12     IN a[16], b[16];
13     OUT out[16];
14
15     PARTS:
16         Or(a=a[0], b=b[0], out=out[0]);
17         Or(a=a[1], b=b[1], out=out[1]);
18         Or(a=a[2], b=b[2], out=out[2]);
19         Or(a=a[3], b=b[3], out=out[3]);
20         Or(a=a[4], b=b[4], out=out[4]);
21         Or(a=a[5], b=b[5], out=out[5]);
22         Or(a=a[6], b=b[6], out=out[6]);
23         Or(a=a[7], b=b[7], out=out[7]);
24         Or(a=a[8], b=b[8], out=out[8]);
25         Or(a=a[9], b=b[9], out=out[9]);
26         Or(a=a[10], b=b[10], out=out[10]);
27         Or(a=a[11], b=b[11], out=out[11]);
28         Or(a=a[12], b=b[12], out=out[12]);
29         Or(a=a[13], b=b[13], out=out[13]);
30         Or(a=a[14], b=b[14], out=out[14]);
31         Or(a=a[15], b=b[15], out=out[15]);
32     //author: tr0fin0
33 }
```

1.10. MUX16

Definição [Funcionamento]

Tabela Verdade Esta porta lógica possuirá a seguinte tabela verdade:

a	b	out
0	1	1
0	1	1
0	1	1
0	1	1

Tabela 1.10: Tabela Verdade MUX16

Representação Esta porta lógica pode ser expressa pelo seguinte circuito:




Figura 1.10: Porta Lógica MUX16

Implementação Esta porta lógica pode ser implementada de acordo com o seguinte código:

```
1 // This file is part of www.nand2tetris.org
2 // and the book "The Elements of Computing Systems"
3 // by Nisan and Schocken, MIT Press.
4 // File name: projects/01/Mux16.hdl
5
6 /**
7  * 16-bit multiplexor:
8  * for i = 0..15 out[i] = a[i] if sel == 0
9  *                      b[i] if sel == 1
10 */
11
12 CHIP Mux16 {
13     IN a[16], b[16], sel;
14     OUT out[16];
15
16     PARTS:
17         Mux(a=a[0], b=b[0], sel=sel, out=out[0]);
18         Mux(a=a[1], b=b[1], sel=sel, out=out[1]);
19         Mux(a=a[2], b=b[2], sel=sel, out=out[2]);
20         Mux(a=a[3], b=b[3], sel=sel, out=out[3]);
21         Mux(a=a[4], b=b[4], sel=sel, out=out[4]);
22         Mux(a=a[5], b=b[5], sel=sel, out=out[5]);
23         Mux(a=a[6], b=b[6], sel=sel, out=out[6]);
24         Mux(a=a[7], b=b[7], sel=sel, out=out[7]);
25         Mux(a=a[8], b=b[8], sel=sel, out=out[8]);
26         Mux(a=a[9], b=b[9], sel=sel, out=out[9]);
```

```
27     Mux(a=a[10], b=b[10], sel=sel, out=out[10]);
28     Mux(a=a[11], b=b[11], sel=sel, out=out[11]);
29     Mux(a=a[12], b=b[12], sel=sel, out=out[12]);
30     Mux(a=a[13], b=b[13], sel=sel, out=out[13]);
31     Mux(a=a[14], b=b[14], sel=sel, out=out[14]);
32     Mux(a=a[15], b=b[15], sel=sel, out=out[15]);
33     //author: tr0fin0
34 }
```

1.11. OR8WAY

Definição [Funcionamento]

Tabela Verdade Esta porta lógica possuirá a seguinte tabela verdade:

a	b	out
0	1	1
0	1	1
0	1	1
0	1	1

Tabela 1.11: Tabela Verdade OR8WAY

Representação Esta porta lógica pode ser expressa pelo seguinte circuito:



Figura 1.11: Porta Lógica OR8WAY

Implementação Esta porta lógica pode ser implementada de acordo com o seguinte código:

```
1 // This file is part of www.nand2tetris.org
2 // and the book "The Elements of Computing Systems"
3 // by Nisan and Schocken, MIT Press.
4 // File name: projects/01/Or8Way.hdl
5
6 /**
7  * 8-way Or:
8  * out = (in[0] or in[1] or ... or in[7])
9  */
10
11 CHIP Or8Way {
12     IN in[8];
13     OUT out;
14
15     PARTS:
16         Or(a=in[0], b=in[1], out=orA);
17         Or(a=in[2], b=in[3], out=orB);
18         Or(a=in[4], b=in[5], out=orC);
19         Or(a=in[6], b=in[7], out=orD);
20         Or(a=orA, b=orB, out=orE);
21         Or(a=orC, b=orD, out=orF);
22         Or(a=orE, b=orF, out=out);
23         //author: trOfin0
24 }
```


1.12. MUX4WAY16

Definição [Funcionamento]

Tabela Verdade Esta porta lógica possuirá a seguinte tabela verdade:

a	b	out
0	1	1
0	1	1
0	1	1
0	1	1

Tabela 1.12: Tabela Verdade MUX4WAY16

Representação Esta porta lógica pode ser expressa pelo seguinte circuito:




Figura 1.12: Porta Lógica MUX4WAY16

Implementação Esta porta lógica pode ser implementada de acordo com o seguinte código:

```
1 // This file is part of www.nand2tetris.org
2 // and the book "The Elements of Computing Systems"
3 // by Nisan and Schocken, MIT Press.
4 // File name: projects/01/Mux4Way16.hdl
5
6 /**
7  * 4-way 16-bit multiplexor:
8  * out = a if sel == 00
9  *      b if sel == 01
10 *      c if sel == 10
11 *      d if sel == 11
12 */
13
14 CHIP Mux4Way16 {
15     IN a[16], b[16], c[16], d[16], sel[2];
16     OUT out[16];
17
18     PARTS:
19     Mux16(a=a, b=b, sel=sel[0], out=muxAB);
20     Mux16(a=c, b=d, sel=sel[0], out=muxCD);
21     Mux16(a=muxAB, b=muxCD, sel=sel[1], out=out);
22     //author: trOfin0
23 }
```

1.13. MUX8WAY16

Definição [Funcionamento]

Tabela Verdade Esta porta lógica possuirá a seguinte tabela verdade:

a	b	out
0	1	1
0	1	1
0	1	1
0	1	1

Tabela 1.13: Tabela Verdade MUX8WAY16

Representação Esta porta lógica pode ser expressa pelo seguinte circuito:




Figura 1.13: Porta Lógica MUX8WAY16

Implementação Esta porta lógica pode ser implementada de acordo com o seguinte código:

```
1 // This file is part of www.nand2tetris.org
2 // and the book "The Elements of Computing Systems"
3 // by Nisan and Schocken, MIT Press.
4 // File name: projects/01/Mux8Way16.hdl
5
6 /**
7  * 8-way 16-bit multiplexor:
8  * out = a if sel == 000
9  *      b if sel == 001
10 *      etc.
11 *      h if sel == 111
12 */
13
14 CHIP Mux8Way16 {
15     IN a[16], b[16], c[16], d[16],
16         e[16], f[16], g[16], h[16],
17         sel[3];
18     OUT out[16];
19
20     PARTS:
21     Mux4Way16(a=a, b=b, c=c, d=d, sel=sel[0..1], out=muxABCD);
22     Mux4Way16(a=e, b=f, c=g, d=h, sel=sel[0..1], out=muxEFGH);
23     Mux16(a=muxABCD, b=muxEFGH, sel=sel[2], out=out);
24     //author: tr0fin0
25 }
```

1.14. DMUX4WAY

Definição [Funcionamento]

Tabela Verdade Esta porta lógica possuirá a seguinte tabela verdade:

a	b	out
0	1	1
0	1	1
0	1	1
0	1	1

Tabela 1.14: Tabela Verdade DMUX4WAY

Representação Esta porta lógica pode ser expressa pelo seguinte circuito:




Figura 1.14: Porta Lógica DMUX4WAY

Implementação Esta porta lógica pode ser implementada de acordo com o seguinte código:

```
1 // This file is part of www.nand2tetris.org
2 // and the book "The Elements of Computing Systems"
3 // by Nisan and Schocken, MIT Press.
4 // File name: projects/01/DMux4Way.hdl
5
6 /**
7  * 4-way demultiplexor:
8  * {a, b, c, d} = {in, 0, 0, 0} if sel == 00
9  *               {0, in, 0, 0} if sel == 01
10 *               {0, 0, in, 0} if sel == 10
11 *               {0, 0, 0, in} if sel == 11
12 */
13
14 CHIP DMux4Way {
15     IN in, sel[2];
16     OUT a, b, c, d;
17
18     PARTS:
19     Not(in=sel[0], out=ns0);
20     Not(in=sel[1], out=ns1);
21     And(a=ns0, b=ns1, out=ns0ns1);
22     And(a=sel[0], b=ns1, out=s0ns1);
23     And(a=ns0, b=sel[1], out=ns0s1);
24     And(a=sel[0], b=sel[1], out=s0s1);
25     And(a=in, b=ns0ns1, out=a);
26     And(a=in, b=s0ns1, out=b);
27     And(a=in, b=ns0s1, out=c);
```

```
28 |     And(a=in, b=s0s1, out=d);  
29 |     //author: tr0fin0  
30 | }
```

1.15. DMUX8WAY

Definição [Funcionamento]

Tabela Verdade Esta porta lógica possuirá a seguinte tabela verdade:

a	b	out
0	1	1
0	1	1
0	1	1
0	1	1

Tabela 1.15: Tabela Verdade DMUX8WAY

Representação Esta porta lógica pode ser expressa pelo seguinte circuito:




Figura 1.15: Porta Lógica DMUX8WAY

Implementação Esta porta lógica pode ser implementada de acordo com o seguinte código:

```
1 // This file is part of www.nand2tetris.org
2 // and the book "The Elements of Computing Systems"
3 // by Nisan and Schocken, MIT Press.
4 // File name: projects/01/DMux8Way.hdl
5
6 /**
7  * 8-way demultiplexor:
8  * {a, b, c, d, e, f, g, h} = {in, 0, 0, 0, 0, 0, 0, 0} if sel == 000
9  *                               {0, in, 0, 0, 0, 0, 0, 0} if sel == 001
10 *                               etc.
11 *                               {0, 0, 0, 0, 0, 0, 0, in} if sel == 111
12 */
13
14 CHIP DMux8Way {
15     IN in, sel[3];
16     OUT a, b, c, d, e, f, g, h;
17
18     PARTS:
19         Not(in=sel[0], out=ns0);
20         Not(in=sel[1], out=ns1);
21         Not(in=sel[2], out=ns3);
22         And(a=ns0, b=ns1, out=ns0ns1);
23         And(a=sel[0], b=ns1, out=s0ns1);
24         And(a=ns0, b=sel[1], out=ns0s1);
25         And(a=sel[0], b=sel[1], out=s0s1);
26         And(a=ns0ns1, b=ns3, out=ns0ns1ns2);
27         And(a=s0ns1, b=ns3, out=s0ns1ns2);
28 }
```

```

28 And(a=ns0s1, b=ns3, out=ns0s1ns2);
29 And(a=s0s1, b=ns3, out=s0s1ns2);
30 And(a=ns0ns1, b=sel[2], out=ns0ns1s2);
31 And(a=s0ns1, b=sel[2], out=s0ns1s2);
32 And(a=ns0s1, b=sel[2], out=ns0s1s2);
33 And(a=s0s1, b=sel[2], out=s0s1s2);
34 And(a=in, b=ns0ns1ns2, out=a);
35 And(a=in, b=s0ns1ns2, out=b);
36 And(a=in, b=ns0s1ns2, out=c);
37 And(a=in, b=s0s1ns2, out=d);
38 And(a=in, b=ns0ns1s2, out=e);
39 And(a=in, b=s0ns1s2, out=f);
40 And(a=in, b=ns0s1s2, out=g);
41 And(a=in, b=s0s1s2, out=h);
42 //author: tr0fin0
43 }

```

2. Projeto 2

2.1. HalfAdder

Definição [Funcionamento]

Tabela Verdade Esta porta lógica possuirá a seguinte tabela verdade:

a	b	sum	out
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

Tabela 2.1: Tabela Verdade HalfAdder

Representação Esta porta lógica pode ser expressa pelo seguinte circuito:

Figura 2.1: Porta Lógica HalfAdder

Implementação Esta porta lógica pode ser implementada de acordo com o seguinte código:

```
1 // This file is part of www.nand2tetris.org
2 // and the book "The Elements of Computing Systems"
3 // by Nisan and Schocken, MIT Press.
4 // File name: projects/02/HalfAdder.hdl
5
6 /**
7  * Computes the sum of two bits.
8  */
9
10 CHIP HalfAdder {
11     IN a, b;      // 1-bit inputs
12     OUT sum,      // Right bit of a + b
13         carry;    // Left bit of a + b
14
15     PARTS:
16     Xor(a=a, b=b, out=sum);
17     And(a=a, b=b, out=carry);
18     //author: tr0fin0
19 }
```

2.2. FullAdder

Definição [Funcionamento]

Tabela Verdade Esta porta lógica possuirá a seguinte tabela verdade:

a	b	out
0	1	1
0	1	1
0	1	1
0	1	1

Tabela 2.2: Tabela Verdade FullAdder

Representação Esta porta lógica pode ser expressa pelo seguinte circuito:

Figura 2.2: Porta Lógica FullAdder

Implementação Esta porta lógica pode ser implementada de acordo com o seguinte código:

```
1 // This file is part of www.nand2tetris.org
2 // and the book "The Elements of Computing Systems"
3 // by Nisan and Schocken, MIT Press.
4 // File name: projects/02/FullAdder.hdl
5
6 /**
7  * Computes the sum of three bits.
8  */
9
10 CHIP FullAdder {
11     IN a, b, c; // 1-bit inputs
12     OUT sum, // Right bit of a + b + c
13         carry; // Left bit of a + b + c
14
15     PARTS:
16     HalfAdder(a=a, b=b, sum=sumAB, carry=carryA);
17     HalfAdder(a=sumAB, b=c, sum=sum, carry=carryB);
18     Or(a=carryA, b=carryB, out=carry);
19     //author: tr0fin0
20 }
```


2.3. Add16

Definição [Funcionamento]

Tabela Verdade Esta porta lógica possuirá a seguinte tabela verdade:

a	b	out
0	1	1
0	1	1
0	1	1
0	1	1

Tabela 2.3: Tabela Verdade Add16

Representação Esta porta lógica pode ser expressa pelo seguinte circuito:

Figura 2.3: Porta Lógica Add16

Implementação Esta porta lógica pode ser implementada de acordo com o seguinte código:

```
1 // This file is part of www.nand2tetris.org
2 // and the book "The Elements of Computing Systems"
3 // by Nisan and Schocken, MIT Press.
4 // File name: projects/02/Adder16.hdl
5
6 /**
7  * Adds two 16-bit values.
8  * The most significant carry bit is ignored.
9  */
10
11 CHIP Add16 {
12     IN a[16], b[16];
13     OUT out[16];
14
15     PARTS:
16     HalfAdder(a=a[0], b=b[0], sum=out[0], carry=c0);
17     FullAdder(a=a[1], b=b[1], c=c0, sum=out[1], carry=c1);
18     FullAdder(a=a[2], b=b[2], c=c1, sum=out[2], carry=c2);
19     FullAdder(a=a[3], b=b[3], c=c2, sum=out[3], carry=c3);
20     FullAdder(a=a[4], b=b[4], c=c3, sum=out[4], carry=c4);
21     FullAdder(a=a[5], b=b[5], c=c4, sum=out[5], carry=c5);
22     FullAdder(a=a[6], b=b[6], c=c5, sum=out[6], carry=c6);
23     FullAdder(a=a[7], b=b[7], c=c6, sum=out[7], carry=c7);
24     FullAdder(a=a[8], b=b[8], c=c7, sum=out[8], carry=c8);
25     FullAdder(a=a[9], b=b[9], c=c8, sum=out[9], carry=c9);
26     FullAdder(a=a[10], b=b[10], c=c9, sum=out[10], carry=c10);
27     FullAdder(a=a[11], b=b[11], c=c10, sum=out[11], carry=c11);
28     FullAdder(a=a[12], b=b[12], c=c11, sum=out[12], carry=c12);
29     FullAdder(a=a[13], b=b[13], c=c12, sum=out[13], carry=c13);
30     FullAdder(a=a[14], b=b[14], c=c13, sum=out[14], carry=c14);
31     FullAdder(a=a[15], b=b[15], c=c14, sum=out[15], carry=c15);
32     //author: tr0fin0
33 }
```

2.4. Inc16

Definição [Funcionamento]

Tabela Verdade Esta porta lógica possuirá a seguinte tabela verdade:

a	b	out
0	1	1
0	1	1
0	1	1
0	1	1

Tabela 2.4: Tabela Verdade Inc16

Representação Esta porta lógica pode ser expressa pelo seguinte circuito:

Figura 2.4: Porta Lógica Inc16

Implementação Esta porta lógica pode ser implementada de acordo com o seguinte código:

```
1 // This file is part of www.nand2tetris.org
2 // and the book "The Elements of Computing Systems"
3 // by Nisan and Schocken, MIT Press.
4 // File name: projects/02/Inc16.hdl
5
6 /**
7  * 16-bit incrementer:
8  * out = in + 1 (arithmetic addition)
9  */
10
11 CHIP Inc16 {
12     IN in[16];
13     OUT out[16];
14
15     PARTS:
16     HalfAdder(a=in[0], b=true, sum=out[0], carry=c0);
17     HalfAdder(a=in[1], b=c0, sum=out[1], carry=c1);
18     HalfAdder(a=in[2], b=c1, sum=out[2], carry=c2);
19     HalfAdder(a=in[3], b=c2, sum=out[3], carry=c3);
20     HalfAdder(a=in[4], b=c3, sum=out[4], carry=c4);
21     HalfAdder(a=in[5], b=c4, sum=out[5], carry=c5);
22     HalfAdder(a=in[6], b=c5, sum=out[6], carry=c6);
23     HalfAdder(a=in[7], b=c6, sum=out[7], carry=c7);
24     HalfAdder(a=in[8], b=c7, sum=out[8], carry=c8);
25     HalfAdder(a=in[9], b=c8, sum=out[9], carry=c9);
26     HalfAdder(a=in[10], b=c9, sum=out[10], carry=c10);
27     HalfAdder(a=in[11], b=c10, sum=out[11], carry=c11);
28     HalfAdder(a=in[12], b=c11, sum=out[12], carry=c12);
29     HalfAdder(a=in[13], b=c12, sum=out[13], carry=c13);
30     HalfAdder(a=in[14], b=c13, sum=out[14], carry=c14);
31     HalfAdder(a=in[15], b=c14, sum=out[15], carry=c15);
32     //author: tr0fin0
33 }
```

2.5. ALU

Definição [Funcionamento]

Tabela Verdade Esta porta lógica possuirá a seguinte tabela verdade:

a	b	out
0	1	1
0	1	1
0	1	1
0	1	1

Tabela 2.5: Tabela Verdade ALU

Representação Esta porta lógica pode ser expressa pelo seguinte circuito:

Figura 2.5: Porta Lógica ALU

Implementação Esta porta lógica pode ser implementada de acordo com o seguinte código:

```
1 // This file is part of www.nand2tetris.org
2 // and the book "The Elements of Computing Systems"
3 // by Nisan and Schocken, MIT Press.
4 // File name: projects/02/ALU.hdl
5
6 /**
7  * The ALU (Arithmetic Logic Unit).
8  * Computes one of the following functions:
9  * x+y, x-y, y-x, 0, 1, -1, x, y, -x, -y, !x, !y,
10 * x+1, y+1, x-1, y-1, x&y, x|y on two 16-bit inputs,
11 * according to 6 input bits denoted zx,nx,zy,ny,f,no.
12 * In addition, the ALU computes two 1-bit outputs:
13 * if the ALU output == 0, zr is set to 1; otherwise zr is set to 0;
14 * if the ALU output < 0, ng is set to 1; otherwise ng is set to 0.
15 */
16
17 // Implementation: the ALU logic manipulates the x and y inputs
18 // and operates on the resulting values, as follows:
19 // if (zx == 1) set x = 0 // 16-bit constant
20 // if (nx == 1) set x = !x // bitwise not
21 // if (zy == 1) set y = 0 // 16-bit constant
22 // if (ny == 1) set y = !y // bitwise not
23 // if (f == 1) set out = x + y // integer 2's complement addition
24 // if (f == 0) set out = x & y // bitwise and
25 // if (no == 1) set out = !out // bitwise not
26 // if (out == 0) set zr = 1
27 // if (out < 0) set ng = 1
28
29 CHIP ALU {
30     IN
31         x[16], y[16], // 16-bit inputs
32         zx, // zero the x input?
33         nx, // negate the x input?
34         zy, // zero the y input?
35         ny, // negate the y input?
36         f, // compute out = x + y (if 1) or x & y (if 0)
37         no; // negate the out output?
38
39     OUT
```

```

40     out[16], // 16-bit output
41     zr, // 1 if (out == 0), 0 otherwise
42     ng; // 1 if (out < 0), 0 otherwise
43
44 PARTS:
45 Mux16(a=x, b=false, sel=zx, out=xA);
46 Mux16(a=y, b=false, sel=zy, out=yA);
47
48 Not16(in=xA, out=NotXA);
49 Not16(in=yA, out=NotYA);
50
51 Mux16(a=xA, b=NotXA, sel=nx, out=xB);
52 Mux16(a=yA, b=NotYA, sel=ny, out=yB);
53
54 Add16(a=xB, b=yB, out=AddXY);
55 And16(a=xB, b=yB, out=AndXY);
56
57 Mux16(a=AndXY, b=AddXY, sel=f, out=outA);
58 Not16(in=outA, out=outNotA);
59 Mux16(a=outA, b=outNotA, sel=no, out[15]=ng, out[0..7]=outL, out[8..15]=outR,
out=out);
60
61 Or8Way(in=outL, out=zrA);
62 Or8Way(in=outR, out=zrB);
63 Or(a=zrA, b=zrB, out=zrC);
64 Not(in=zrC, out=zr);
65
66 //author: tr0fin0
67 }

```

3. Projeto 3

3.1. Bit

Definição [Funcionamento]

Tabela Verdade Esta porta lógica possuirá a seguinte tabela verdade:

a	b	out
0	1	1
0	1	1
0	1	1
0	1	1

Tabela 3.1: Tabela Verdade Bit

Representação Esta porta lógica pode ser expressa pelo seguinte circuito:

Figura 3.1: Porta Lógica Bit

Implementação Esta porta lógica pode ser implementada de acordo com o seguinte código:

```
1 // This file is part of www.nand2tetris.org
2 // and the book "The Elements of Computing Systems"
3 // by Nisan and Schocken, MIT Press.
4 // File name: projects/03/a/Bit.hdl
5
6 /**
7  * 1-bit register:
8  * If load[t] == 1 then out[t+1] = in[t]
9  *                               else out does not change (out[t+1] = out[t])
10  */
11
12 CHIP Bit {
13     IN in, load;
14     OUT out;
15
16     PARTS:
17     Mux(a=outDFF, b=in, sel=load, out=outMux);
18     DFF(in=outMux, out=out, out=outDFF);
19
20     //author: trOfin0
21 }
```

3.2. Register

Definição [Funcionamento]

Tabela Verdade Esta porta lógica possuirá a seguinte tabela verdade:

a	b	out
0	1	1
0	1	1
0	1	1
0	1	1

Tabela 3.2: Tabela Verdade Register

Representação Esta porta lógica pode ser expressa pelo seguinte circuito:

Figura 3.2: Porta Lógica Register

Implementação Esta porta lógica pode ser implementada de acordo com o seguinte código:

```
1 // This file is part of www.nand2tetris.org
2 // and the book "The Elements of Computing Systems"
3 // by Nisan and Schocken, MIT Press.
4 // File name: projects/03/a/Register.hdl
5
6 /**
7  * 16-bit register:
8  * If load[t] == 1 then out[t+1] = in[t]
9  * else out does not change
10 */
11
12 CHIP Register {
13     IN in[16], load;
14     OUT out[16];
15
16     PARTS:
17         Bit(in=in[0], load=load, out=out[0]);
18         Bit(in=in[1], load=load, out=out[1]);
19         Bit(in=in[2], load=load, out=out[2]);
20         Bit(in=in[3], load=load, out=out[3]);
21         Bit(in=in[4], load=load, out=out[4]);
22         Bit(in=in[5], load=load, out=out[5]);
23         Bit(in=in[6], load=load, out=out[6]);
24         Bit(in=in[7], load=load, out=out[7]);
25         Bit(in=in[8], load=load, out=out[8]);
26         Bit(in=in[9], load=load, out=out[9]);
27         Bit(in=in[10], load=load, out=out[10]);
28         Bit(in=in[11], load=load, out=out[11]);
29         Bit(in=in[12], load=load, out=out[12]);
30         Bit(in=in[13], load=load, out=out[13]);
31         Bit(in=in[14], load=load, out=out[14]);
32         Bit(in=in[15], load=load, out=out[15]);
33
34     //author: tr0fin0
35 }
```

3.3. RAM8

Definição [Funcionamento]

Tabela Verdade Esta porta lógica possuirá a seguinte tabela verdade:

a	b	out
0	1	1
0	1	1
0	1	1
0	1	1

Tabela 3.3: Tabela Verdade RAM8

Representação Esta porta lógica pode ser expressa pelo seguinte circuito:

Figura 3.3: Porta Lógica RAM8

Implementação Esta porta lógica pode ser implementada de acordo com o seguinte código:

```
1 // This file is part of www.nand2tetris.org
2 // and the book "The Elements of Computing Systems"
3 // by Nisan and Schocken, MIT Press.
4 // File name: projects/03/a/RAM8.hdl
5
6 /**
7  * Memory of 8 registers, each 16 bit-wide. Out holds the value
8  * stored at the memory location specified by address. If load==1, then
9  * the in value is loaded into the memory location specified by address
10  * (the loaded value will be emitted to out from the next time step onward).
11  */
12
13 CHIP RAM8 {
14     IN in[16], load, address[3];
15     OUT out[16];
16
17     PARTS:
18     DMux8Way(in=load, sel=address, a=loadA, b=loadB, c=loadC, d=loadD, e=loadE,
19 f=loadF, g=loadG, h=loadH);
20     Register(in=in, load=loadA, out=regA);
21     Register(in=in, load=loadB, out=regB);
22     Register(in=in, load=loadC, out=regC);
23     Register(in=in, load=loadD, out=regD);
24     Register(in=in, load=loadE, out=regE);
25     Register(in=in, load=loadF, out=regF);
26     Register(in=in, load=loadG, out=regG);
27     Register(in=in, load=loadH, out=regH);
28     Mux8Way16(a=regA, b=regB, c=regC, d=regD, e=regE, f=regF, g=regG, h=regH,
29 sel=address, out=out);
30
31     //author: tr0fin0
32 }
```

3.4. RAM64

Definição [Funcionamento]

Tabela Verdade Esta porta lógica possuirá a seguinte tabela verdade:

a	b	out
0	1	1
0	1	1
0	1	1
0	1	1

Tabela 3.4: Tabela Verdade RAM64

Representação Esta porta lógica pode ser expressa pelo seguinte circuito:

Figura 3.4: Porta Lógica RAM64

Implementação Esta porta lógica pode ser implementada de acordo com o seguinte código:

```
1 // This file is part of www.nand2tetris.org
2 // and the book "The Elements of Computing Systems"
3 // by Nisan and Schocken, MIT Press.
4 // File name: projects/03/a/RAM64.hdl
5
6 /**
7  * Memory of 64 registers, each 16 bit-wide. Out holds the value
8  * stored at the memory location specified by address. If load==1, then
9  * the in value is loaded into the memory location specified by address
10  * (the loaded value will be emitted to out from the next time step onward).
11  */
12
13 CHIP RAM64 {
14     IN in[16], load, address[6];
15     OUT out[16];
16
17     PARTS:
18     DMux8Way(in=load, sel=address[0..2], a=loadA, b=loadB, c=loadC, d=loadD,
19 e=loadE, f=loadF, g=loadG, h=loadH);
20     RAM8(in=in, load=loadA, address=address[3..5], out=ramA);
21     RAM8(in=in, load=loadB, address=address[3..5], out=ramB);
22     RAM8(in=in, load=loadC, address=address[3..5], out=ramC);
23     RAM8(in=in, load=loadD, address=address[3..5], out=ramD);
24     RAM8(in=in, load=loadE, address=address[3..5], out=ramE);
25     RAM8(in=in, load=loadF, address=address[3..5], out=ramF);
26     RAM8(in=in, load=loadG, address=address[3..5], out=ramG);
27     RAM8(in=in, load=loadH, address=address[3..5], out=ramH);
28     Mux8Way16(a=ramA, b=ramB, c=ramC, d=ramD, e=ramE, f=ramF, g=ramG, h=ramH,
29 sel=address[0..2], out=out);
30 }
31
32 //author: tr0fin0
```


3.5. RAM512

Definição [Funcionamento]

Tabela Verdade Esta porta lógica possuirá a seguinte tabela verdade:

a	b	out
0	1	1
0	1	1
0	1	1
0	1	1

Tabela 3.5: Tabela Verdade RAM512

Representação Esta porta lógica pode ser expressa pelo seguinte circuito:

Figura 3.5: Porta Lógica RAM512

Implementação Esta porta lógica pode ser implementada de acordo com o seguinte código:

```
1 // This file is part of the materials accompanying the book
2 // "The Elements of Computing Systems" by Nisan and Schocken,
3 // MIT Press. Book site: www.idc.ac.il/tecs
4 // File name: projects/03/b/RAM512.hdl
5
6 /**
7  * Memory of 512 registers, each 16 bit-wide. Out holds the value
8  * stored at the memory location specified by address. If load==1, then
9  * the in value is loaded into the memory location specified by address
10  * (the loaded value will be emitted to out from the next time step onward).
11  */
12
13 CHIP RAM512 {
14     IN in[16], load, address[9];
15     OUT out[16];
16
17     PARTS:
18     DMux8Way(in=load, sel=address[0..2], a=loadA, b=loadB, c=loadC, d=loadD,
19     e=loadE, f=loadF, g=loadG, h=loadH);
20     RAM64(in=in, load=loadA, address=address[3..8], out=ramA);
21     RAM64(in=in, load=loadB, address=address[3..8], out=ramB);
22     RAM64(in=in, load=loadC, address=address[3..8], out=ramC);
23     RAM64(in=in, load=loadD, address=address[3..8], out=ramD);
24     RAM64(in=in, load=loadE, address=address[3..8], out=ramE);
25     RAM64(in=in, load=loadF, address=address[3..8], out=ramF);
26     RAM64(in=in, load=loadG, address=address[3..8], out=ramG);
27     RAM64(in=in, load=loadH, address=address[3..8], out=ramH);
28     Mux8Way16(a=ramA, b=ramB, c=ramC, d=ramD, e=ramE, f=ramF, g=ramG, h=ramH,
29     sel=address[0..2], out=out);
30 }
31
32 //author: tr0fin0
```

3.6. RAM4K

Definição [Funcionamento]

Tabela Verdade Esta porta lógica possuirá a seguinte tabela verdade:

a	b	out
0	1	1
0	1	1
0	1	1
0	1	1

Tabela 3.6: Tabela Verdade RAM4K

Representação Esta porta lógica pode ser expressa pelo seguinte circuito:

Figura 3.6: Porta Lógica RAM4K

Implementação Esta porta lógica pode ser implementada de acordo com o seguinte código:

```
1 // This file is part of www.nand2tetris.org
2 // and the book "The Elements of Computing Systems"
3 // by Nisan and Schocken, MIT Press.
4 // File name: projects/03/b/RAM4K.hdl
5
6 /**
7  * Memory of 4K registers, each 16 bit-wide. Out holds the value
8  * stored at the memory location specified by address. If load==1, then
9  * the in value is loaded into the memory location specified by address
10  * (the loaded value will be emitted to out from the next time step onward).
11  */
12
13 CHIP RAM4K {
14     IN in[16], load, address[12];
15     OUT out[16];
16
17     PARTS:
18         DMux8Way(in=load, sel=address[0..2], a=loadA, b=loadB, c=loadC, d=loadD,
19         e=loadE, f=loadF, g=loadG, h=loadH);
20         RAM512(in=in, load=loadA, address=address[3..11], out=ramA);
21         RAM512(in=in, load=loadB, address=address[3..11], out=ramB);
22         RAM512(in=in, load=loadC, address=address[3..11], out=ramC);
23         RAM512(in=in, load=loadD, address=address[3..11], out=ramD);
24         RAM512(in=in, load=loadE, address=address[3..11], out=ramE);
25         RAM512(in=in, load=loadF, address=address[3..11], out=ramF);
26         RAM512(in=in, load=loadG, address=address[3..11], out=ramG);
27         RAM512(in=in, load=loadH, address=address[3..11], out=ramH);
28         Mux8Way16(a=ramA, b=ramB, c=ramC, d=ramD, e=ramE, f=ramF, g=ramG, h=ramH,
29         sel=address[0..2], out=out);
30
31     //author: tr0fin0
32 }
```

3.7. RAM16K

Definição [Funcionamento]

Tabela Verdade Esta porta lógica possuirá a seguinte tabela verdade:

a	b	out
0	1	1
0	1	1
0	1	1
0	1	1

Tabela 3.7: Tabela Verdade RAM16K

Representação Esta porta lógica pode ser expressa pelo seguinte circuito:

Figura 3.7: Porta Lógica RAM16K

Implementação Esta porta lógica pode ser implementada de acordo com o seguinte código:

```
1 // This file is part of www.nand2tetris.org
2 // and the book "The Elements of Computing Systems"
3 // by Nisan and Schocken, MIT Press.
4 // File name: projects/03/b/RAM16K.hdl
5
6 /**
7  * Memory of 16K registers, each 16 bit-wide. Out holds the value
8  * stored at the memory location specified by address. If load==1, then
9  * the in value is loaded into the memory location specified by address
10  * (the loaded value will be emitted to out from the next time step onward).
11  */
12
13 CHIP RAM16K {
14     IN in[16], load, address[14];
15     OUT out[16];
16
17     PARTS:
18         DMux4Way(in=load, sel=address[0..1], a=loadA, b=loadB, c=loadC, d=loadD);
19         RAM4K(in=in, load=loadA, address=address[2..13], out=ramA);
20         RAM4K(in=in, load=loadB, address=address[2..13], out=ramB);
21         RAM4K(in=in, load=loadC, address=address[2..13], out=ramC);
22         RAM4K(in=in, load=loadD, address=address[2..13], out=ramD);
23         Mux4Way16(a=ramA, b=ramB, c=ramC, d=ramD, sel=address[0..1], out=out);
24
25     //author: tr0fin0
26 }
```

3.8. PC

Definição [Funcionamento]

Tabela Verdade Esta porta lógica possuirá a seguinte tabela verdade:

a	b	out
0	1	1
0	1	1
0	1	1
0	1	1

Tabela 3.8: Tabela Verdade PC

Representação Esta porta lógica pode ser expressa pelo seguinte circuito:

Figura 3.8: Porta Lógica PC

Implementação Esta porta lógica pode ser implementada de acordo com o seguinte código:

```
1 // This file is part of www.nand2tetris.org
2 // and the book "The Elements of Computing Systems"
3 // by Nisan and Schocken, MIT Press.
4 // File name: projects/03/a/PC.hdl
5
6 /**
7  * A 16-bit counter with load and reset control bits.
8  * if      (reset[t] == 1) out[t+1] = 0
9  * else if (load[t] == 1)  out[t+1] = in[t]
10 * else if (inc[t] == 1)   out[t+1] = out[t] + 1 (integer addition)
11 * else
12 *
13 */
14 CHIP PC {
15     IN in[16], load, inc, reset;
16     OUT out[16];
17
18     PARTS:
19     Inc16(in=outR, out=outI);
20
21     Mux16(a=outR, b=outI, sel=inc, out=outInc);
22     Mux16(a=outInc, b=in, sel=load, out=outLoad);
23     Mux16(a=outLoad, b=false, sel=reset, out=outReset);
24
25     Register(in=outReset, load=true, out=out, out=outR);
26
27     //author: tr0fin0
28 }
```

4. Projeto 4

4.1. Linguagem de Máquina Hack

Definição Linguagem básica utilizada para manipular as portas lógicas implementadas anteriormente, consistindo de comandos binários com palavras de 16-bit. Há duas possíveis instruções suportadas por esta linguagem, descritas a seguir:

1. **A Instructions:** Registrador A assume o valor de **value**, representado pelo seguinte comando:

1 @value

Este comando também possuirá uma representação em binário de 16-bit, descrito pela seguinte notação:

$$\begin{array}{|c|c|} \hline \underbrace{0}_{\text{instrução A}} & \underbrace{0000000000000000}_{\text{value representado em 15-bit}} \\ \hline \end{array} \quad (4.1)$$

2. **C Instructions:** Realiza a operação **comp**, armazena o resultado em **dest** e poderá realizar um deslocamento de acordo com a condição imposta por **jump**;

1 dest = comp ; jump

Este comando também possuirá uma representação em binário de 16-bit, descrito pela seguinte notação:

$$\begin{array}{|c|c|c|c|c|c|c|c|c|c|c|c|c|c|c|c|} \hline \underbrace{1}_{\text{instrução C}} & \underbrace{11}_{\text{não utilizado}} & \underbrace{a \ c1 \ c2 \ c3 \ c4 \ c5 \ c6}_{\text{comp bits}} & \underbrace{d1 \ d2 \ d3}_{\text{dest bits}} & \underbrace{j1 \ j2 \ j3}_{\text{jump bits}} \\ \hline \end{array} \quad (4.2)$$

Onde:

- (a) **comp:** Representa todas as possíveis operações que a ALU poderá realizar, expressas a seguir:

Operação	Resultado	c1	c2	c3	c4	c5	c6
Tornar Zero	0	1	0	1	0	1	0
Tornar Um	1	1	1	1	1	1	1
Tornar -Um	-1	1	1	1	0	1	0
Manter	D	0	0	1	1	0	0
	A	1	1	0	0	0	0
Negar	!D	0	0	1	1	0	1
	!A	1	1	0	0	0	1
Oposto	-D	0	0	1	1	1	1
	-A	1	1	0	0	1	1
Incrementar	D+1	0	1	1	1	1	1
	A+1	1	1	0	1	1	1
Decrementar	D-1	0	0	1	1	1	0
	A-1	1	1	0	0	1	0
Somar	D+A	0	0	0	0	1	0
Subtrair	D-A	0	1	0	0	1	1
	A-D	0	0	0	1	1	1
AND	D&A	0	0	0	0	0	0
OR	D A	0	1	0	1	0	1
	a==0	a==1					

Tabela 4.1: Operações ALU

Note que estas entradas corresponderam as entradas da ALU.

(b) **dest**: Representa o destino do resultado da operação realizada, expressa a seguir:

Operação	Armazena	d1	d2	d3
null	Descarta Resultado	0	0	0
M	RAM[A]	0	0	1
D	Registrador D	0	1	0
MD	RAM[A] e Registrador D	0	1	1
A	Registrador A	1	0	0
AM	Registrador A e RAM[A]	1	0	1
AD	Registrador A e Registrador D	1	1	0
ADM	Registrador A, RAM[A] e Registrador D	1	1	1

Tabela 4.2: Destinos de C

Note que estas entradas corresponderam respectivamente aos loads de cada armazenador; **A.load** = **d1**, **D.load** = **d2** e **M.load** = **d3**.

(c) **jump**: Representa qual a condição para o fluxo do programa, expresso a seguir:

Operação	Resultado	j1	j2	j3
null	no jump	0	0	0
JGT	if out > 0 jump	0	0	1
JEQ	if out = 0 jump	0	1	0
JGE	if out ≥ 0 jump	0	1	1
JLT	if out < 0 jump	1	0	0
JNE	if out ≠ 0 jump	1	0	1
JLE	if out ≤ 0 jump	1	1	0
JMP	unconditional jump	1	1	1

Tabela 4.3: Condições de jump

Note que estas entradas corresponderam respectivamente aos resultados da ALU; **not(ng)** = **j1**, **zr** = **j2** e **ng** = **j3**.

4.2. Mult

Definição

Implementação Este código pode ser implementada de acordo com o seguinte código:

```
1 // This file is part of www.nand2tetris.org
2 // and the book "The Elements of Computing Systems"
3 // by Nisan and Schocken, MIT Press.
4 // File name: projects/04/Mult.asm
5
6 // Multiplies R0 and R1 and stores the result in R2.
7 // (R0, R1, R2 refer to RAM[0], RAM[1], and RAM[2], respectively.)
8
9 // Put your code here.
10
11 @R0
12 D=M
13 @i
14 M=D //i = R0
15 @sum
16 M=0 //sum = 0
17
18 (LOOP)
19 @i
20 D=M
21 @STOP
22 D;JEQ //if i = 0 goto stop
23 @R1
24 D=M
25 @sum
26 M=M+D //sum = sum + R1
27 @i
28 M=M-1 //i = i - 1
29 @LOOP
30 O;JMP
31
32 (STOP) //stop label
33 @sum
34 D=M
35 @R2
36 M=D //RAM[2] = sum
37
38 (END) //end label
39 @END
40 O;JMP
```

4.3. Fill

Definição

Implementação Este código pode ser implementada de acordo com o seguinte código:

```
1 // This file is part of www.nand2tetris.org
2 // and the book "The Elements of Computing Systems"
3 // by Nisan and Schocken, MIT Press.
4 // File name: projects/04/Fill.asm
5
6 // Runs an infinite loop that listens to the keyboard input.
7 // When a key is pressed (any key), the program blackens the screen,
8 // i.e. writes "black" in every pixel;
9 // the screen should remain fully black as long as the key is pressed.
10 // When no key is pressed, the program clears the screen, i.e. writes
11 // "white" in every pixel;
12 // the screen should remain fully clear as long as no key is pressed.
13
14 // Put your code here.
15 (START)
16 @SCREEN
17 D=A
18 @addr
19 M=D //addr = 16384
20
21 @8192
22 D=A
23 @i
24 M=D //i = 8192
25
26 @KBD //KBD = 0, no key pressed
27 D=M
28 @WHITE
29 D;JEQ //if KBD = 0 goto WHITE
30
31 (BLACK)
32 @i
33 D=M
34 @START
35 D;JEQ // if i=0 goto START
36
37 @addr
38 A=M
39 M=-1 // RAM[addr] = 1111111111111111
40
41 @addr
42 M=M+1 // addr = addr + 1
43
44 @i
45 M=M-1 // i = i - 1
46
47 @BLACK
48 O;JMP
49
50 (WHITE)
51 @i
52 D=M
53 @START
54 D;JEQ // if i=0 goto START
55
56 @addr
57 A=M
```



```
58 M=0    // RAM[addr] = 0000000000000000
59
60 @addr
61 M=M+1 // addr = addr + 1
62
63 @i
64 M=M-1 // i = i - 1
65
66 @WHITE
67 0; JMP
```

5. Projeto 5

5.1. Arquitetura de Computadores

Definição Estruturação e construção de microcontroladores, definida teoricamente por Alan Turing e estabelecida na prática por John Von Neumann, estabelecendo diferentes blocos básicos:




Figura 5.1: Hack Processor

Onde:

1. **Memória:** Responsável por armazenar variáveis do código, separadas em:
 - (a) Data;
 - (b) Programa;
2. **CPU:** Controle das operações realizadas por meio dos seguintes componentes:
 - (a) Registradores;
 - (b) ALU;

Estes componentes se comunicam através de 3 vias principais, cada qual responsável por transportar uma parcela das informações do sistema:

1. **Address Bus:** Transporta os endereços envolvidos no comando;
2. **Control Bus:** Transporta as instruções a serem executadas;
3. **Data Bus:** Transporta as informações a serem utilizadas;

Fetching Armazenar a localização da próxima instrução na entrada do endereço de memória e obter a instrução através da leitura dessa memória alocada.

5.2. Memory

Definição [Funcionamento]

Implementação Este componente pode ser implementada de acordo com o seguinte código:

```
1 // This file is part of www.nand2tetris.org
2 // and the book "The Elements of Computing Systems"
3 // by Nisan and Schocken, MIT Press.
4 // File name: projects/05/Memory.hdl
5
6 /**
7  * The complete address space of the Hack computer's memory,
8  * including RAM and memory-mapped I/O.
9  * The chip facilitates read and write operations, as follows:
10  *   Read: out(t) = Memory[address(t)](t)
11  *   Write: if load(t-1) then Memory[address(t-1)](t) = in(t-1)
12  * In words: the chip always outputs the value stored at the memory
13  * location specified by address. If load==1, the in value is loaded
14  * into the memory location specified by address. This value becomes
15  * available through the out output from the next time step onward.
16  * Address space rules:
17  * Only the upper 16K+8K+1 words of the Memory chip are used.
18  * Access to address>0x6000 is invalid. Access to any address in
19  * the range 0x4000-0x5FFF results in accessing the screen memory
20  * map. Access to address 0x6000 results in accessing the keyboard
21  * memory map. The behavior in these addresses is described in the
22  * Screen and Keyboard chip specifications given in the book.
23  */
24
25 CHIP Memory {
26     IN in[16], load, address[15];
27     OUT out[16];
28
29     PARTS:
30     Not(in=address[13], out=notA13);
31     Not(in=address[14], out=notA14);
32
33     And(a=address[14], b=notA13, out=nA13AndA14);
34
35     And(a=nA13AndA14, b=load, out=loadScreen); //confirmation for Screen
36     And(a=notA14, b=load, out=loadRAM); //confirmation for RAM
37
38     RAM16K(in=in, load=loadRAM, address=address[0..13], out=outRAM);
39     Screen(in=in, load=loadScreen, address=address[0..12], out=outSCR);
40     Keyboard(out=outKBD);
41
42     //address: 0000000000000000 sel == 0 0 a: 0 0 RAM
43     //address: 0100000000000000 sel == 0 1 b: 0 1 RAM
44     //address: 1000000000000000 sel == 1 0 c: 1 0 screen
45     //address: 1100000000000000 sel == 1 1 d: 1 1 keyboard
46     Mux4Way16(
47         a=outRAM,
48         b=outRAM,
49         c=outSCR,
50         d=outKBD,
51         sel[1]=address[14],
52         sel[0]=address[13],
53         out=out);
54
55     //author: tr0fin0
56 }
```

5.3. CPU

Definição [Funcionamento]

Implementação Este componente pode ser implementada de acordo com o seguinte código:

```
1 // This file is part of www.nand2tetris.org
2 // and the book "The Elements of Computing Systems"
3 // by Nisan and Schocken, MIT Press.
4 // File name: projects/05/CPU.hdl
5
6 /**
7  * The Hack CPU (Central Processing unit), consisting of an ALU,
8  * two registers named A and D, and a program counter named PC.
9  * The CPU is designed to fetch and execute instructions written in
10 * the Hack machine language. In particular, functions as follows:
11 * Executes the inputted instruction according to the Hack machine
12 * language specification. The D and A in the language specification
13 * refer to CPU-resident registers, while M refers to the external
14 * memory location addressed by A, i.e. to Memory[A]. The inM input
15 * holds the value of this location. If the current instruction needs
16 * to write a value to M, the value is placed in outM, the address
17 * of the target location is placed in the addressM output, and the
18 * DM control bit is asserted. (When DM==0, any value may
19 * appear in outM). The outM and DM outputs are combinational:
20 * they are affected instantaneously by the execution of the current
21 * instruction. The addressM and pc outputs are clocked: although they
22 * are affected by the execution of the current instruction, they commit
23 * to their new values only in the next time step. If reset==1 then the
24 * CPU jumps to address 0 (i.e. pc is set to 0 in next time step) rather
25 * than to the address resulting from executing the current instruction.
26 */
27
28 CHIP CPU {
29
30     IN  inM[16],           // M value input  (M = contents of RAM[A])
31         instruction[16],   // Instruction for execution
32         reset;             // Signals whether to re-start the current
33                             // program (reset==1) or continue executing
34                             // the current program (reset==0).
35
36     OUT outM[16],          // M value output
37         writeM,            // Write to M?
38         addressM[15],      // Address in data memory (of M)
39         pc[15];            // address of next instruction
40
41     PARTS:
42
43         //instruction:
44         // 5 43 2 109876 543 210
45         // 0 00 0 000000 000 000
46         // i   a ccccc ddd jjj
47         //      123456 123 123
48         // 1 11 0 001100 000 001
49
50         //confirmation of writeM, from Memory M
51         And(a=instruction[15], b=instruction[3], out=writeM);
52
53         //chose instruction or keep data
54         Not(in=instruction[15], out=notI15);
55         Mux16(a=outALU, b=instruction, sel=notI15, out=inAR);
56
```

```

57 //confirmation of writeA, from Register A
58 Or(a=notI15, b=instruction[5], out=selAR);
59 ARegister(in=inAR, load=selAR, out=outAR, out[0..14]=addressM);
60
61 //confirmation of wroteD, from Register D
62 And(a=instruction[15], b=instruction[4], out=selDR);
63 DRegister(in=outALU, load=selDR, out=outDR);
64
65 //chose registerA or memoryM
66 And(a=instruction[15], b=instruction[12], out=selAM);
67 Mux16(a=outAR, b=inM, sel=selAM, out=outAM);
68
69 //confirmation of ALU commands
70 And(a=instruction[15], b=instruction[11], out=inZX);
71 And(a=instruction[15], b=instruction[10], out=inNX);
72 And(a=instruction[15], b=instruction[9], out=inZY);
73 And(a=instruction[15], b=instruction[8], out=inNY);
74 And(a=instruction[15], b=instruction[7], out=inF);
75 And(a=instruction[15], b=instruction[6], out=inNO);
76 ALU(
77     x=outDR,
78     y=outAM,
79     zx=inZX,
80     nx=inNX,
81     zy=inZY,
82     ny=inNY,
83     f =inF ,
84     no=inNO,
85     out=outALU,
86     out=outM,
87     zr=outZR,
88     ng=outNG
89 );
90
91 Not(in=outNG, out=notNG);
92 Not(in=outZR, out=notZR);
93 And(a=notNG, b=notZR, out=outPS);
94
95 //jump instruction
96 And(a=instruction[0], b=outPS, out=isPS); //if outM > 0: outPS = 1
97 And(a=instruction[1], b=outZR, out=isZR); //if outM = 0: outZR = 1
98 And(a=instruction[2], b=outNG, out=isNG); //if outM < 0: outNG = 1
99
100 Or(a=isPS, b=isZR, out=isPZ);
101 Or(a=isPZ, b=isNG, out=isJP);
102
103 //confirmation of jump
104 And(a=instruction[15], b=isJP, out=loadPC);
105
106 PC(in=outAR, load=loadPC, inc=true, reset=reset, out[0..14]=pc);
107 //author: trOfin0
108 }

```

5.4. Computer

Definição [Funcionamento]

Implementação Este componente pode ser implementada de acordo com o seguinte código:

```
1 // This file is part of www.nand2tetris.org
2 // and the book "The Elements of Computing Systems"
3 // by Nisan and Schocken, MIT Press.
4 // File name: projects/05/Computer.hdl
5
6 /**
7  * The HACK computer, including CPU, ROM and RAM.
8  * When reset is 0, the program stored in the computer's ROM executes.
9  * When reset is 1, the execution of the program restarts.
10 * Thus, to start a program's execution, reset must be pushed "up" (1)
11 * and "down" (0). From this point onward the user is at the mercy of
12 * the software. In particular, depending on the program's code, the
13 * screen may show some output and the user may be able to interact
14 * with the computer via the keyboard.
15 */
16
17 CHIP Computer {
18
19     IN reset;
20
21     PARTS:
22     Memory(
23         in=outM,
24         load=writeM,
25         address=addressM,
26         out=inM
27     );
28
29     CPU(
30         inM=inM,
31         instruction=outROM,
32         reset=reset,
33         outM=outM,
34         writeM=writeM,
35         addressM=addressM,
36         pc=outPC
37     );
38
39     ROM32K(
40         address=outPC,
41         out=outROM
42     );
43
44     //author: tr0fin0
45 }
```

6. Projeto 6

Definição Conjunto gratuito e aberto RISC de Instruction Set Architecture, ou seja, conjunto de regras de desenvolvimento de software e hardware. Recomenda-se a utilização do seguinte Simulador de RISC-V.

6.1. Registradores RISC-V

Definição Processadores elaborados sobre esta Arquitetura possuirão 32 registradores responsáveis por desempenhar funções específicas, cuja descrição seguem abaixo:

Nome	Descrição
zero	Valor Fixo em 0
t0-t6	Valores Temporários
s0-s11	Valores Salvos
a0-a7	Parâmetros e Valores de Retorno de Funções
ra	Endereço de Retorno de Função
sp	Apontador de Pilha

Tabela 6.1: Registradores RISC-V

6.2. Formato de Funções

Definição Há diferentes estruturas de funções que podem ser empregadas, entre as principais estruturas de funções tem-se os seguintes formatos básicos onde **func** representa uma função genérica, como descrito a seguir:

1. **3 Arguments Functions:** Registrador **s0** assume o valor de **s1 func s2**, representado pelo seguinte comando:

```
1 func s0, s1, s2
```

2. **2 Arguments Functions:** Registrador **s0** assume o valor de **s1 func 1**, onde 1 será nomeado imediato, representado pelo seguinte comando:

```
1 func s0, s1, 1
```

3. **1 Arguments Functions:** Registrador **s0** assume o valor de 1, onde 1 será nomeado imediato, representado pelo seguinte comando:

```
1 func s0, 1
```

6.3. Instruções Aritméticas

Definição Há diferentes funções aritméticas que permitem realizar matemática aritmética simples na arquitetura **load/store**, entre as principais instruções tem-se como descrito a seguir:

1. **ADD Instruction:** Armazenada a soma de **rs1 + rs2** no registrador **rd**, representado pelo seguinte comando:

```
1 ADD rd, rs1, rs2
```

2. **ADDI Instruction:** Armazenada a soma de **rs1 + imm** no registrador **rd**, representado pelo seguinte comando:

```
1 ADDI rd, rs1, imm
```

3. **SUB Instruction:** Armazenada a subtração de **rs1 - rs2** no registrador **rd**, representado pelo seguinte comando:

```
1 SUB rd, rs1, rs2
```

6.4. Instruções Lógicas

Definição Há diferentes funções lógicas que permitem realizar operações simples na arquitetura **load/store**, entre as principais instruções tem-se como descrito a seguir:

1. **XOR Instruction:** Armazenada a lógica de **rs1 XOR rs2** no registrador **rd**, representado pelo seguinte comando:

```
1 XOR rd, rs1, rs2
```

2. **OR Instruction:** Armazenada a lógica de **rs1 OR rs2** no registrador **rd**, representado pelo seguinte comando:

```
1 OR rd, rs1, rs2
```

3. **AND Instruction:** Armazenada a lógica de **rs1 AND rs2** no registrador **rd**, representado pelo seguinte comando:

```
1 AND rd, rs1, rs2
```

Nota-se que todas as instruções acima descritas possuem variação imediata, ou seja, podem receber alternativamente um valor imediato para realizar a operação.

6.5. Instruções de Deslocamento

Definição Há diferentes funções que permitem deslocar lateralmente bits na arquitetura **load/store**, entre as principais instruções tem-se como descrito a seguir:

1. **SLL Instruction:** Armazena no registrador **rd** o deslocamento de **rs2** bits para esquerda do valor que se encontra em **rs1**, representado pelo seguinte comando:

```
1 SLL rd, rs1, rs2
```

Este comando multiplica o valor de **rs1** por 2^x , onde x representa o valor de **rs2**.

2. **SRL Instruction:** Armazena no registrador **rd** o deslocamento de **rs2** bits para direita do valor que se encontra em **rs1**, representado pelo seguinte comando:

```
1 SRL rd, rs1, rs2
```

Este comando divide o valor de **rs1** por 2^x , onde x representa o valor de **rs2**.

3. **SRA Instruction:** Armazena no registrador **rd** o deslocamento de **rs2** bits para direita do valor que se encontra em **rs1**, representado pelo seguinte comando:

```
1 SRA rd, rs1, rs2
```

Este comando, diferentemente do SRL, replica o valor mais significativo do valor, garantindo que o complemento de dois seja conservado.

Nota-se que todas as instruções acima descritas possuem variação imediata, ou seja, podem receber alternativamente um valor imediato para realizar a operação, sendo o método normalmente mais utilizado.

6.6. Instruções de Memória

Definição Há diferentes funções que permitem acessar e escrever na memória na arquitetura **load/store**, entre as principais instruções tem-se como descrito a seguir:

1. **LW Instruction:** Armazena no registrador **rd** a leitura do endereço dentro de **rs1 + imm**, representado pelo seguinte comando:

```
1 LW rd, rs1, imm
```


2. **SW Instruction:** Armazena no registrador **rd** a escrita do endereço de **rs1**, representado pelo seguinte comando:

```
1 SW rd, rs1, imm
```

Neste conjunto de instruções será necessário fornecer a localização do vetor utilizado com relação a seu início. Como 32 bits = 4 bytes os immediatos fornecidos as funções serão múltiplos do tamanho de palavra que estiver sendo lida, como representado pela seguinte tabela:

Linguagem C	Variáveis em RISC-V	Tamanho em Bytes
bool	byte	1
char	byte	1
short	halfword	2
int	word	4
long	word	4
void	unsigned word	4

Tabela 6.2: Variáveis RISC-V

6.7. Instruções de Comparação

Definição Há diferentes funções que permitem, limitadamente, comparar valores na arquitetura **load/store**, entre as principais instruções tem-se como descrito a seguir:

1. **SLT Instruction:** Armazena no registrador **rd** a comparação se o valor em **rs1** é menor do que o valor em **rs2**, representado pelo seguinte comando:

```
1 SLT rd, rs1, rs2
```

Este, comando apresentaram as variações imediatas, não sinalizadas e a combinação entre imediata e não sinalizada.

6.8. Instruções de Salto Condicional

Definição Há diferentes funções que permitem, com base em uma comparação, ir para outra posição de memória na arquitetura **load/store**, entre as principais instruções tem-se como descrito a seguir:

1. **BEQ Instruction:** Desloca-se para a posição de **imm** se o valor de **rs1 == rs2**, representado pelo seguinte comando:

```
1 BEQ rs1, rs2, imm
```

2. **BNE Instruction:** Desloca-se para a posição de **imm** se o valor de **rs1 != rs2**, representado pelo seguinte comando:

```
1 BNE rs1, rs2, imm
```

3. **BLT Instruction:** Desloca-se para a posição de **imm** se o valor de **rs1 < rs2**, representado pelo seguinte comando:

```
1 BLT rs1, rs2, imm
```

Este, comando apresentará a variação não sinalizada.

4. **BGE Instruction:** Desloca-se para a posição de **imm** se o valor de **rs1 >=rs2**, representado pelo seguinte comando:

```
1 BGE rs1, rs2, imm
```

Este, comando apresentará a variação não sinalizada.

6.9. Códigos Básicos

Definição Há diferentes estruturas comumente empregadas em código, entre os principais métodos tem-se como descrito a seguir:

1. **if Estrutura:** Realização de uma comparação e separação do código, representado pelos seguintes comandos:

```
1 #include<stdio.h>
2 int main()
3 {
4     int t0 = 9;
5     int t1 = 0;
6     int t2 = 5;
7
8     if (t0 == t2)
9     {
10         t1 += 7;
11     } else {
12         t1 += 15;
13     }
14 }
```

```
1 main:
2     addi t0, zero, 9
3     addi t1, zero, 0
4     addi t2, zero, 5
5
6     bne t0, t2, else
7     addi t1, t1, 7
8     j fim
9
10 else:
11     addi t1, t1, 15
12
13 fim:
14     jr ra
```

2. **while Estrutura:** Realização de loop do código, representado pelos seguintes comandos:

```
1 #include<stdio.h>
2 int main()
3 {
4     int t0 = 20;
5     int t1 = 10;
6
7     while (t0 != t1)
8     {
9         t0 += 2;
10        t1 += 3;
11    }
12 }
```

```
1 main:
2     addi t0, zero, 20
3     addi t1, zero, 10
4
5     while:
6         beq t0, t1, fim
7         addi t0, t0, 2
8         addi t1, t1, 3
9         j while
10
11 fim:
12     jr ra
```

3. **for Estrutura:** Realização de loop do código, representado pelos seguintes comandos:

```
1 #include<stdio.h>
2 int main()
3 {
4     int t0 = 0;
5     int t1 = 0;
6     int t2 = 100;
7
8     for (t0 = 0; t0 < t1; t0++)
9     {
10        t2 += t0;
11    }
12
13 }
```

```
1 main:
2     addi t0, zero, 0
3     addi t1, zero, 0
4     addi t2, zero, 100
5
6     for:
7         bge t1, t2, fim
8         addi t0, t0, t1
9         addi t1, t1, 1
10        j for
11
12 fim:
13     jr ra
```

6.10. Programas

1. Triângulo:

```
1 # -----
2 # possible triangle code
3 # -----
4 # s0 side A of the triangle
5 # s1 side B of the triangle
6 # s2 side C of the triangle
7
8 ## if a0 == 0 impossible triangle
9 #      == 1 possible triangle
10
11 # for testing, uncomment and put the following
12 # lines on the main code:
13 #     addi s0, zero, 3
14 #     addi s1, zero, 4
15 #     addi s2, zero, 6
16 main:
17
18     add t0, s0, s1      # t0 = s0 + s1
19     sub t0, t0, s2      # t0 = s0 + s1 - s2
20     bge zero, t0, else # if t0 >= 0 then else
21
22     add t0, s1, s2      # t0 = s1 + s2
23     sub t0, t0, s0      # t0 = s1 + s2 - s0
24     bge zero, t0, else # if t0 >= 0 then else
25
26     add t0, s2, s0      # t0 = s2 + s0
27     sub t0, t0, s1      # t0 = s2 + s0 - s1
28     bge zero, t0, else # if t0 >= 0 then else
29
30     # passed all restrictions
31     addi a0, zero, 1 # a0 = 1
32     j end           # go to end
33
34 else:
35     add a0, zero, zero # a0 = 0
36
37 end:
38     jr ra
```

2. Multiplicação:

```
1 # -----
2 # multiplication with deslocation
3 # -----
4 #
5 # s0 integer number >= 0
6 # s1 integer number >= 0
7 # a0 result of s0*s1
8 #
9 # operation done without multiplication instruction
10 #
11 # example:
12 #      0 0 0 0 1 0 0 1: 09, a0
13 #      0 0 0 0 0 1 0 1: 05, a1
14 #      -----
15 #      0 0 0 0 1 0 0 1: 09 a1
16 #      0 0 0 0 0 0 0 0
17 # 0 0 0 0 1 0 0 1      : 36 a1
18 #      -----
19 #      0 0 1 0 1 1 0 1: 45
20
21 #      a0 a1 t0 t1
22 # t0  9  5  0  0
23 # t1  9  5  0  0
24
25 multiply:
26     add t0, zero, zero # t0 = zero + zero
27
28     deslocation:
29         andi t1, a1, 1 # t1 = 1, if a1 is even (a1[LSB])
30                     # t1 = 0, if a1 is odd (a1[LSB])
31         srai a1, a1, 1 # right shift of a1 by 1, divide by 2
32
33         beq t1, zero, pass # if t1 == zero then pass
34         add t0, t0, a0      # t0 = t0 + a0
35
36     pass:
37         slli a0, a0, 1      # left shift of a0 by 1, multiple by 2
38         bne a1, zero, deslocation # if a1 != zero then deslocation
39         add a0, t0, zero    # a0 = t0 + zero
40         jr ra              # return
41
42 main:
43
44     jal multiply
45
46     jr ra
```

7. Projeto 7


Definição Assim como outras linguagens o RISC-V seguem uma sequência de convenções, regras estabelecida entre os usuários, para utilização e aplicação desta linguagem. Recomenda-se que sejam seguidas para garantir a compreensão de seu código.

7.1. Endereçamento da Memória

Definição Sequência utilizada para armazenar uma palavra de 4 bytes, ou seja 32 bits, na memória, diferenciando a ordem de leitura e escrita através dos seguintes métodos:

1. **Big Endian:** Aloca o byte mais significativo, MSB, primeiro;
2. **Little Endian:** Aloca o byte menos significativo, LSB, primeiro;

Esta configuração demonstra apenas como o processador lerá cada palavra de sua memória, iniciando pelo *MSB* ou pelo *LSB*. Desta maneira pode-se considerar o seguinte exemplo:



Código Little Endian:

```
1 .word 0x4C4C4548
2 .word 0x0000214F
```

Código Big Endian:

```
1 .word 0x48454C4C
2 .word 0x4F210000
```

Memória:

Adress	Little Endian	Big Endian
0	H	
1	E	
2	L	!
3	L	O
4	O	L
5	!	L
6		E
7		H

Tabela 7.1: Estrutura de Memória em RISC-V

Note que está diferença não influencia para a leitura do código, pois isto influenciará apenas o processamento do processador. RISC-V é padronizado em **Little Endian**, desta forma será necessário atentar-se quando outros dispositivos sejam **Big Endian**.

7.2. Execução de Funções

Definição Trechos de código que executam uma tarefa específica organizadas separadamente para facilitar seu reuso e legibilidade dentro das convenções utilizadas, abaixo serão listados as principais:

1. **Atribuição de Variável:** Parâmetros utilizados na função serão sequenciados a partir de **a0**, **a1**, ...;
2. **Retorno de Variável:** Valores retornados na função serão sequenciados a partir de **a0**, **a1**, ...;

Note que quando uma função for executada variáveis atualmente armazenadas em registradores podem ser perdidas, pois durante a execução da função estes locais de memória podem ser acessados e reescritos. Desta maneira recomenda-se salvar as variáveis necessárias na pilha, deslocando o espaço de memória quando não for mais necessário.

7.3. Pilha

Definição Espaço da memória reservado para armazenar elementos momentaneamente cujo controle partirá do usuário. Nesta arquitetura o registrador **sp** sempre apontará para o último elemento da Pilha.

Organização de Memória Processadores terão suas memórias organizadas com objetivo de otimizar sua utilização, desta maneira será dividida nos seguintes espaços:

1. **Pilha**: Inicia-se no fim da memória e cresce para baixo;
2. **Heap**: Inicia-se no começo da memória e cresce para cima;




Tabela 7.2: Estrutura de Memória em RISC-V

Note que desta forma há diferentes combinações possíveis entre as memórias, sendo apenas limitadas pela outra. Assim, o **Heap** poderá crescer até encontrar-se com a **Pilha** e vice-versa, possibilitando flexibilizar e maximizar a utilização da memória disponível. Caso deseje-se alocar espaço na **Pilha** recomenda-se utilizar a seguinte abordagem:

Início:

```

1      addi sp, sp, -8
2      sw   ra, 0(sp)
3      sw   s0, 4(sp)
```

Final:

```

1      lw   s0, 4(sp)
2      lw   ra, 0(sp)
3      addi sp, sp, 8
```

7.4. Programas

1. Menor Valor Vetor:

```
1  # -----
2  # smaller value in vector
3  # -----
4  #
5  # menorVetor(int *v, int n)
6  # int *v, pointer to vector
7  # int n, size of vector
8
9  # the first argument is a pointer to
10 # where the array starts in the memory
11 # to compair you need the go throw the
12 # array getting every value and comparing
13 # with the rest saving the smaller
14
15 MenorVetor:
16     add s0, zero, a0    # s0 = *v, save pointer
17     add t0, zero, zero  # i = 0, start counter
18     lw  t1, 0(s0)       # min = 0, save first value
19
20     loop:
21         lw  a0, 0(s0)    # a0 = v[j]
22         bge a0, t1, pass # if v[j] ge min then pass
23
24         add t1, zero, a0 # min = v[j]
25
26     pass:
27         addi s0, s0, 4    # j++, advance in stack
28         addi t0, t0, 1    # i++, advance in counter
29         blt t0, a1, loop # if i lt n then loop
30
31     add a0, t1, zero # save value
32     jr ra           # return
```

2. Soma Vetores:

```
1 # -----
2 # sum of vectors
3 # -----
4 #
5 # somaVetor(int *a, int *b, int *c, int n)
6 # int *a, pointer to vector with n int's
7 # int *b, pointer to vector with n int's
8 # int *c, pointer to vector with n int's
9 # int n, size of vector's
10
11 # a[i] = b[i] + c[i]
12
13
14 SomaVetor:
15     # initialize
16
17     # save inicial pointers
18     add s0, zero, a0 # s0 = *A[j]
19     add s1, zero, a1 # s1 = *B[j]
20     add s2, zero, a2 # s2 = *C[j]
21     # save vectors size
22     add s3, zero, a3 # s3 = n
23
24     # vector values registers
25     add t0, zero, zero # t0 = A[j]
26     add t1, zero, zero # t1 = B[j]
27     add t2, zero, zero # t2 = C[j]
28     # size counter
29     add t3, zero, zero # i = 0
30
31     loop:
32         lw t1, 0(s1) # load B[j] value
33         lw t2, 0(s2) # load C[j] value
34
35         add t0, t1, t2 # store total value
36         sw t0, 0(s0) # A[j] = B[j] + C[j]
37
38         addi s0, s0, 4 # *A[j] = A[j+1]
39         addi s1, s1, 4 # *B[j] = B[j+1]
40         addi s2, s2, 4 # *C[j] = C[j+1]
41
42         addi t3, t3, 1 # i = i + 1
43
44         blt t3, s3, loop # if i lt n then loop
45
46     jr ra # return
```


8. Projeto 8

Definição Linguagens Assembly são diretamente interligadas com o hardware envolvido, trazendo limitações a execução de instruções. Desta maneira, existem maneiras de armazenar e manipular variáveis com **32 bits** através do espaço reservado a instruções dentro dos registradores.

8.1. Constantes de 32 bits

Definição Instruções que manipulam valores imediatos só utilizam os **12 bits inferiores** dos registradores para armazenar os valores, pelas restrições trazidas pelas implementações de operações. Desta maneira pode-se utilizar as seguintes instruções para manipular os **20 bits superiores** quando necessário:

$$\boxed{\begin{array}{cc} \underbrace{0000\ 0000\ 0000\ 0000\ 0000}_{20\ \text{bits superiores}} & \underbrace{0000\ 0000\ 0000}_{12\ \text{bits inferiores}} \end{array}} \quad (8.1)$$

Note que os espaços foram incluídos para facilitar o entendimento dos bits e devem ser desprezados durante a execução das instruções. As seguintes instruções permitem a manipulação dos registradores:

1. **LUI Instruction:** Adiciona-se o valor da posição de `imm` de **20 bits** nos bits superiores da posição `rs1`, representado pelo seguinte comando:

```
1  LUI rs1, imm
```

Note que o comando **ADDI** adicionará um valor de **12 bits** nos bits inferiores da posição desejada.

8.2. Manipulação de Bits

Definição Operações lógicas com os bits armazenados em um registrador permitem extrair resultados importantes sobre seus valores. Algumas lógicas comumente aplicadas estão descritas a seguir:

1. **OR Instruction:** Realizar esta operação terá o seguinte efeito sobre os bits armazenados:

OR	a[i]	imm
1	a[i]	1
a[i]	a[i]	0

Tabela 8.1: Operação OR

2. **AND Instruction:** Realizar esta operação terá o seguinte efeito sobre os bits armazenados:

AND	a[i]	imm
a[i]	a[i]	1
0	a[i]	0

Tabela 8.2: Operação AND

3. **XOR Instruction:** Realizar esta operação terá o seguinte efeito sobre os bits armazenados:

XOR	a[i]	imm
a[i]	a[i]	1
a[i]	a[i]	0

Tabela 8.3: Operação XOR

Isso possibilita os seguintes resultados:

1. **Número Par:** Analisa-se o último bit do valor no registrador **rs1** e armazena 1 se for par na posição **rd**, representado pelo seguinte comando:

```
1 ANDI rd, rs1, 1
```

Note que o comando poderia ser aplicado para diferentes multiplicidades, basta alterar o imediato.

2. **Zerar Bits:** Analisa-se os bits do valor no registrador **rs1** e zera aqueles nas posições com 0 do **imm**, armazenando o resultado em **rd**, representado pelo seguinte comando:

```
1 ANDI rd, rs1, 0xFF0
```

Note que o comando poderia ser aplicado para diferentes bits do código com números binários ou hexadecimais, basta alterar o imediato.

3. **Ativar Bits:** Analisa-se os bits do valor no registrador **rs1** e ativa aqueles nas posições com 1 do **imm**, armazenando o resultado em **rd**, representado pelo seguinte comando:

```
1 ORI rd, rs1, 0xFF0
```

Note que o comando poderia ser aplicado para diferentes bits do código com números binários ou hexadecimais, basta alterar o imediato.

4. **Inverter Bits:** Analisa-se os bits do valor no registrador **rs1** e inverte aqueles nas posições com 1 do **imm**, armazenando o resultado em **rd**, representado pelo seguinte comando:

```
1 XORI rd, rs1, 0xFF0
```

Note que o comando poderia ser aplicado para diferentes bits do código com números binários ou hexadecimais, basta alterar o imediato.

8.3. Representação de Caracteres

Definição Convenção necessária para representação de strings dentro das instruções binárias convertendo valores em caracteres distintos. Estas convenções mudaram ao longo do desenvolvimento de software, onde as seguintes convenções são as mais relevantes:

1. **ASCII:** Representação utilizando 7 bits, mais simples e antiga codificação de caracteres, onde o sexto bit indica, no caso das letras, se é maiúsculo e minúsculo.
2. **ISO8859:** Representação utilizando 8 bits de codificação de caracteres, onde o acentuações mais utilizadas foram implementadas.
3. **UTF:** Representação utilizando quantidades variáveis de bits, onde uma referência principal é implementada para facilitar sua expansão.

No RISC-V a manipulação de strings se dá pela manipulação de bytes na memória, desta maneira os seguintes comandos podem ser empregados:

1. **LBU Instruction:** Carrega o valor de um byte não sinalizado no registrador **rs1** deslocado pelo imediato **imm** e o armazena na posição **rd**, representado pelo seguinte comando:

```
1 LBU rd, x(rs1)
```

2. **LHU Instruction:** Carrega o valor de um half byte não sinalizado no registrador **rs1** deslocado pelo imediato **imm** e o armazena na posição **rd**, representado pelo seguinte comando:

```
1 LHU rd, x(rs1)
```

3. **SBU Instruction:** Armazena o valor carregado da posição **rs2** deslocado pelo imediato **imm** de um byte no registrador **rs1**, representado pelo seguinte comando:

```
1 SBU rd, x(rs1)
```

4. **SHU Instruction:** Armazena o valor carregado da posição **rs2** deslocado pelo imediato **imm** de um half byte no registrador **rs1**, representado pelo seguinte comando:

```
1 SHU rd, x(rs1)
```

Note que nestes comandos o final das strings será indicado por " 0".

8.4. Funções de Strings

Definição Há muitas funções úteis para manipulações de strings que não são padrões ao RISC-V, assim algumas das mais empregadas serão empregadas a seguir:

1. **int strlen:** Retorna o tamanho da string:

```
1 # int strlen(const char *str)
2 strlen:
3     addi t0, zero, 0 # i length of string
4
5     loop:
6         lbu t1, 0(a0)      # char = string[i]
7         beq t1, zero, end # if char == \0 then end
8         addi t0, t0, 1     # i++
9         addi a0, a0, 1     # a0++
10        j loop
11
12    end:
13        addi a0, t0, 0 # a0 = i
14    ret
```

2. **char *strcpy:** Copia uma string de um endereço para outro:

```
1 # char *strcpy(char *destination, const char *source)
2 strcpy:
3     add t0, a0, zero # t0 = *destination
4
5     loop:
6         lbu t1, 0(a1)      #
7         sbu t1, 0(a0)      # a0 = a1
8         addi a0, a0, 1     # a0++
9         addi a1, a1, 1     # a1++
10        bne t1, zero, loop # if schar != \0 then end
11
12    add a0, t0, zero # a0 = *destination
13
14    ret
```

3. **int strcmp:** Compara uma string de um endereço com outra:

```
1 # int strcmp(const char *str1, const char *str2)
2 strcmp:
3
4     loop:
5         lbu t0, 0(a0)      # t0 = str1[i]
6         lbu t1, 0(a1)      # t1 = str2[i]
7         addi a0, a0, 1     # str1++
8         addi a1, a1, 1     # str2++
9         bne t0, t1, end    # if str1[i] != str2[i] then end
10        bne t0, zero, loop  # if str1[i] != \0 then loop
11
12    addi a0, zero, 1 # a0 = 1, str1 == str2
13    ret
14
```

```

15     end:
16     addi a0, zero, 0 # a0 = 0, str1 != str2

```

4. **int strcat:** Concatena uma string de um endereço com outra:

```

1
2 # char *strcat(char *destination, const char *source)
3 strcat:
4     addi t0, a0, 0 # t0 = *dest
5
6     loop:
7         lbu  t1, 0(a0)      # dest[i]
8         addi a0, a0, 1      # dest++
9         bne  t1, zero, loop # if dest[i] != \0 then loop
10
11     copy:
12         lbu  t2, 0(a1)      #
13         sbu  t2, 0(a0)      #
14         addi a0, a0, 1      # dest++
15         addi a1, a1, 1      # sour++
16         bne  t2, zero, copy # if sour[i] != \0 then copy
17
18     addi a0, t0, 0 # a0 = *dest

```

8.5. Chamadas de Sistema

Definição Interações entre o código em assembly e o restante do sistema depende do sistema operacional empregado. Neste caso o simulador será capaz de realizar as seguintes operações:

Syscall	t0	Descrição
Imprime inteiro	1	Imprime o valor de a0 no console como inteiro
Imprime caracter	2	Imprime o valor de a0 no console como caracter
Imprime string	3	Imprime a string a0 com tamanho a1 no console
Lê inteiro	4	Lê inteiro do console e retorna em a0
Lê caracter	5	Lê caracter do console e retorna em a0
Lê string	6	Lê string de tamanho a1 e retorna em a0
SBRK	7	a0 >0, Aloca bytes de memória e retorna ponteiro em a0 a0 <0, Desaloca bytes de memória e retorna ponteiro em a0

Tabela 8.4: Syscall RISC-V

Onde o seguinte procedimento será necessário:

1. Coloque o número da **syscall** no registrador **t0**;
2. Coloque os argumentos em **a0, a1 ...**;
3. Execute a instrução **ecall**
4. Caso haja retorno, estará em **a0**;

8.6. Programas

1. Maiuscula:

```
1 # -----
2 # Maiuscula
3 # -----
4 #
5 # char *Maiuscula(char *s)
6 #   char *s, pointer to string
7 #
8 # receives a string ended in \0
9 # and return the same string with
10 # all it is letters upper case
11 #
12 #   .TEXT:
13 #       .word 0x61605E5C
14 #       .word 0x796E6462
15 #       .word 0x00007B7A
16
17 Maiuscula:
18     addi t0, a0, 0           # save *string
19     addi t2, zero, 97        # a in ASCII
20     addi t3, zero, 122       # z in ASCII
21
22     loop:
23         lbu t1, 0(a0)         #   char = string[i]
24         beq t1, zero, end     # if char == \0 then end
25
26         addi a0, a0, 1        # a0++
27
28         blt t1, t2, loop      # if char a then loop
29         bgt t1, t3, loop      # if char z then loop
30
31         lbu t1, -1(a0)        #   char = string[i]
32         addi t1, t1, -32       #   "A" = "a" - 32
33         sb t1, -1(a0)         # string[i] = CHAR
34
35         j loop
36
37     end:
38         addi a0, t0, 0        # return *string
39         jr ra
```

2. Imprime Maiuscula:

```
1 # -----
2 # ImprimeMaiuscula
3 # -----
4 #
5 # void *ImprimeMaiuscula(char *s)
6 #   char *s, pointer to string
7 #
8 # receives a string ended in \0
9 # and print the same string with
10 # all it is letters upper case
11 #
12 # assuming that the Maiuscula
13 # is implemented
14 #
15 #   .TEXT:
16 #       .word 0x61605E5C
17 #       .word 0x796E6462
18 #       .word 0x00007B7A
19
20 ImprimeMaiuscula:
21     addi sp, sp, -4
22     sw    ra, 0(sp)
23
24     call Maiuscula
25
26     addi t1, a0, 0          # *string
27
28     loop:
29         lbu t2, 0(t1)       # char = string[i]
30         beq t2, zero, end   # if char == \0 then end
31
32         addi t1, t1, 1      # a0++
33
34         addi t0, zero, 2    # syscall: print character
35         addi a0, t2, 0      # character to print
36         ecall
37
38         j loop
39
40     end:
41         lw    ra, 0(sp)
42         addi sp, sp, 4
43         jr ra
```

3. Palindrome:

```
1 # -----
2 # Palindrome
3 # -----
4 #
5 # int Palindrome(char *s)
6 #   char *s, pointer to string
7 #
8 # receives a string ended in \0
9 # return 1 if the string is   palindrome
10 #    0 if the string is not  palindrome
11 #
12 #   .TEXT:
13 #       .word 0x61605E5C
14 #       .word 0x796E6462
15 #       .word 0x00007B7A
16
17 Palindrome:
18     addi t0, a0, 0          # *s[0]
19
20     loop0:
21         lbu t1, 0(a0)       #   char = s[i]
22         beq t1, zero, end0  # if char == \0 then end0
23
24         addi a0, a0, 1      # a0++
25         j loop0
26
27     end0:
28         addi t1, a0, -1     # *s[n-1]
29
30         addi a0, zero, 1;   # a0 = 1
31
32     loop1:
33         lbu t2, 0(t0)       # s[i]
34         lbu t3, 0(t1)       # s[n-i-1]
35         beq t2, zero, end2  # if s[i] == zero then end2
36
37         addi t0, t0, 1      # t0++
38         addi t1, t1, -1     # t1--
39
40         bne t2, t3, end1;   # if s[i] != s[n-i-1] then end1
41         j loop1
42
43     end1:
44         addi a0, zero, 0;   # a0 = 0
45
46     end2:
47         jr ra
```

9. Projeto 9

Definição Acesso a memória em processadores Assembly será limitada, pois será responsabilidade integral do programador. Registradores podem ser acessados e manipulados em diferentes trechos do código, descartando valores anteriormente armazenados. Desta maneira variáveis devem ser manipuladas com cuidado.

9.1. Variáveis

Definição Locais na memória utilizados para armazenar valores necessários no decorrer dos programs. Há diferentes formas de realizar essa alocação que variam de acordo com a plataforma utilizada, sendo as mais utilizadas para o simulador utilizadas as demonstradas a seguir:

1. **Constantes:** Armazenadas na região de dados da memória e não podem ser alteradas, implementadas da seguinte maneira:

```
1      .section .rodata
2      vetor:
3          .word 0
4          .word 1
5          .word 2
```

Note que neste caso `.word` armazena uma palavra de 4 bytes, espaço necessário para armazenar um int.

2. **Variáveis Globais:** Armazenadas na região de dados da memória e podem ser alteradas, implementadas da seguinte maneira:

```
1      .section .data
2      vetor:
3          .word 0
4          .word 1
5          .word 2
```

Note que neste caso o `vetor` será um ponteiro para o primeiro endereço de memória que compõem o vetor. Será necessário percorrer suas posições para ler os valores armazenados, desta maneira o tamanho deste deverá ser informado brevemente para que valores indesejados não sejam acessados.

3. **Variáveis Locais:** Armazenadas na pilha da memória e podem ser alteradas, implementadas da seguinte maneira:

```
1      addi sp, sp, -16
2      sw ra, 12(sp)
```

Note que `addi` deslocará o ponteiro da pilha pela quantidade de espaço desejada pelo usuário, neste caso 4 words. Além disso, reposiciona-se o ponteiro `ra`, restando espaço para alocação de 3 words. Ao final da execução do código será necessário restaurar a posição da pila e recuperar as variáveis nela armazenadas.

4. **Struct:** Armazena várias variáveis em conjunto sequencial onde cada variável deverá ser considerada, implementadas da seguinte maneira:

```
1
2      sw ra, 12(sp)
```

Note que torna-se comum realizar o **padding** dos dados, isto é, arredondar o espaço necessário para cada variável para múltiplos de 4 bytes para facilitar o percurso ao longo da memória.

9.2. Exceções

Definição Eventos que podem causar a transferência da execução para outra parte do código, tipicamente para o Sistema Operacional. No RISC-V faz-se a seguinte diferenciação:

1. **Exceções:**

- (a) **Definição:** Causas internas ao CORE;
- (b) **Exemplo:** Divisão por zero;

2. **Interrupções:**

- (a) **Definição:** Causas externas ao CORE;
- (b) **Exemplo:** Movimento do Mouse;

Note que interrupções são uma alternativa para o tratamento de periféricos, processando suas informações apenas quando estas são requisitadas que poderá vir do software ou do hardware como descrito abaixo:

1. **Totalmente em Software:**

- (a) **Definição:** Única rotina chamada para qualquer evento externo e deve consultar todos os periféricos para descobrir o que aconteceu;

2. **Híbrido:**

- (a) **Definição:** Única rotina chamada para qualquer evento externo e recebe um registrador indicando o causador da interrupção;

3. **Auxiliada em Hardware:**

- (a) **Definição:** Rotinas diferentes chamadas para cada evento externo facilitando como o software é escrito;

Cada diferente abordagem poderá implementar uma rotina adequada, sendo as principais: Endereço Único, armazena um único endereço; Tratador Individualizado, armazena um endereço base e outro para cada evento possível num vetor de endereços.

9.3. Control and Status Registers

Definição Registrador além dos 32 disponíveis para manipulação responsáveis por armazenar informações sobre o processador e controlam operações do controlador, possibilitando os seguintes comandos:

1. **CSRR:** Le o valor de um registrador reservado `mscratch` e armazena no registrador `rd` como representado a seguir:

```
1 csrr rd, mscratch
```

2. **CSRW:** Escreve em um registrador reservado `mscratch` o valor de um registrador `rd` como representado a seguir:

```
1 csrw mscratch, rd
```

3. **CSRRW:** Troca o valor em um registrador reservado `mscratch` com o valor de um registrador `rd` como representado a seguir:

```
1 csrrw rd, mscratch, rd
```

9.4. Programas

1. Leitura e Impressão:

```
1  .section .text
2  # insert function here
3      function:
4          addi t0, zero, 4          # syscall: 4 read integer
5          ecall
6
7          addi t1, a0, 0            # t0 = n    number of strings
8          addi t2, zero, 20         # t2 = s    size    of strings
9          addi t3, zero, 0          # t3 = i    counter
10
11
12      read:
13          sub  sp, sp, t2          # allocating space in stack
14          addi a0, sp, 0
15
16          addi t0, zero, 6         # syscall: 6 read string
17          add  a1, zero, t2        # syscall: a1 size of string = s
18          ecall
19
20          addi t3, t3, 1           # i++
21          beq  t3, t1, print       # if i == n then read
22          j    read
23
24
25      print:
26          addi a0, sp, 0           # str[n-i-1]
27          add  sp, sp, t2          # deallocatin space in stack
28
29          addi t0, zero, 3         # syscall: 3 print string
30          add  a1, zero, t2        # syscall: a1 size of string = s
31          ecall
32
33          addi t0, zero, 2         # syscall: 2 print caracer
34          addi a0, zero, 13        # caracer \n
35          ecall
36
37          addi t3, t3, -1          # i--
38          beq  t3, zero, end       # if i == 0 then end
39          j    print
40
41      end:
42          jr  ra
43
44
45
46      main:
47          addi sp, sp, -4          # allocating space in stack
48          sw   ra, 0(sp)          # saving ra address
49
50          call function           # call of function to test
51
52          lw   ra, 0(sp)          # retrieving ra address
53          addi sp, sp, 4          # deallocatin space in stack
54          jr  ra
```