

Leonardo Alves Paiva 10276911

Lucas Fernandes da Nobrega 9805320

João Pedro Doimo Torrezan 9806933

## Índice

Ampliação e Redução

**EDA Playground** 

Programas auxiliares


Simulação

Exemplos

Síntese


## Ampliação e Redução

- Ampliação e redução das dimensões da imagem
- Zoom in e Zoom out
- Ampliação: Duplicar os pixels nos eixos X e Y



- Redução: processo inverso da ampliação
- Perda de informação
- Necessário calcular média

## EDA Playground





#### Programas Auxiliares

- Pix e Repix
- Desenvolvidos em C
- Necessários para trabalhar com imagens bitmap
- Pix Lê bitmap e cria um arquivo TXT com os valores dos pixels em hexadecimal
- Repix Lê o arquivo de saída do testbench com os valores da imagem reduzida e cria a imagem bitmap
- Manipulação do cabeçalho e da paleta de cores

```
C:\Users\Leonardo\Downloads\Universidade\Sistemas Embarcados>Pix.exe u4.bmp
Tamanho: 20346
Offset dados bitmap: 1146
Comprimento: 160
Altura: 120
Size image: 19200
No. de cores usadas: 256
No. de bits por pixel: 8
Compressao: 0
```

### Programas Auxiliares

```
C:\Users\Leonardo\Downloads\Universidade\Sistemas Embarcados>Repix.exe u4.bmp re
dux.txt 0.5
Tamanho: 20346
Offset dados bitmap: 1146
Comprimento: 160
Altura: 120
Size image: 19200
No. de cores usadas: 256
No. de bits por pixel: 8
Compressao: 0
Tamanho: 5946
Offset dados bitmap: 1146
Comprimento: 80
Altura: 60
Size image: 4800
No. de cores usadas: 256
No. de bits por pixel: 8
Compressao: 0
```

## Simulação

- Icarus Verilog 0.10.0 11/23/14
- Entrada pix.txt
  - Valores em hexadecimal
- Testbench
- Design
- Saída redux.txt
- "download files after run"

```
7C 76 72 6E 68 6B 71 7D 7F 8B 86 80 7C 85 83 7C 73 76 6C 5B 51 52 4C 48 49 5D
5E 62 63 66 60 5C 5F 5D 67 78 6F 6C 79 70 6C 80 88 83 84 8D 91 90 8C 8C 7E 7F 8B 89 8A
7D 74 74 69 74 7F 7E 76 7C 88 85 88 8B 8F 85 9E B2 96 85 7E 7F 83 81 80 87 7E 7A 7C 82
```

# Exemplos













#### Síntese


- Mentor Precision 2019.2
- Script run.do
- Dispositivo 7A100TCSG324 da família Artix-7 da Xilinx
- Design
- Log e vários arquivos de saída

```
testbench.sv pix.bt * run.do * the setup_design -manufacturer Xilinx -family Artix-7 -par@VFACOGRESSEQUEN

2 foreach arg $::argv {
    add_input_file $arg
    }

6 #Setup timing constraints
    restup_design -frequency 1000

8 compile
    synthesize
    in auto_write precision.v
    report_output_file_list
    report_area
    report_timing
    exec cat precision.v
```





## Síntese - Minimização do Hardware

```
# Info: Device Utilization for 7A100TCSG324
# Info: Resource
                            Used
                                 Avail Utilization
# Info: IOs
                            40 210 19.05%
# Info: Global Buffers
                                        0.00%
# Info: LUTs
                            27 63400
                                        0.04%
# Info: CLB Slices
                              15850
                                        0.00%
                            0 126800
# Info: Dffs or Latches
                                        0.00%
# Info: Block RAMs
                                        0.00%
# Info: DSP48E1s
                                        0.00%
# Info: Library: work Cell: redux View: INTERFACE
# Info: Number of ports :
# Info: Number of nets:
                                  136
# Info: Number of instances :
                                  104
# Info: Number of references to this view :
# Info: Total accumulated area:
# Info: Number of LUTs :
# Info: Number of LUTs with LUTNM/HLUTNM:
# Info: Number of MUX CARRYS:
                                   17
# Info: Number of accumulated instances:
                                   104
# Info: ******************
```

## Síntese - Esquemático

• Yosys 0.9.0





## Síntese - Maximização do Throughput

#	Info:	*************			
#	Info:	Device Utilization for 7A100TCSG324			
#	Info:	********************			
#	Info:	Resource	Used	Avail	Utilization
#	Info:				
#	Info:	IOs	200	210	95.24%
#	Info:	Global Buffers	0	32	0.00%
#	Info:	LUTs	108	63400	0.17%
#	Info:	CLB Slices	0	15850	0.00%
#	Info:	Dffs or Latches	0	126800	0.00%
#	Info:	Block RAMs	0	135	0.00%
#	Info:	DSP48E1s	0	240	0.00%
#	Info:				
#	Info:	***************************************			
#	Info:	Library: work Cell: redux_paralelo View: INTERFACE			
#	Info:	**************			
#	Info:	Number of ports :		200	
#	Info:	Number of nets :		546	
#	Info:	Number of instances :		418	
#	Info:	Number of references to this view :		0	
#	Info:	Total accumulated area:			
#	Info:	Number of LUTs :		108	
#	Info:	Number of LUTs with LUTNM/HLUTNM	:	64	
#	Info:	Number of MUX CARRYs :		68	
#	Info:	Number of accumulated instances :		418	
	Info:	农业政务的政务的政务的政务的政务的政务的政务的政务的政务			

- 5x hardware mínimo
- Speedup = 5
- 200 de 210 portas IO

