## UNIVERSIDADE DE SÃO PAULO INSTITUTO DE CIÊNCIAS MATEMÁTICAS E DE COMPUTAÇÃO SSC0740 – SISTEMAS EMBARCADOS

# Trabalho 1 - Redução de Imagem

Leonardo Alves Paiva 10276911 Lucas Fernandes da Nobrega 9805320 João Pedro Doimo Torrezan 9806933


## <u>Sumário</u>

Introdução	3
Objetivo	3
Desenvolvimento	4
Ambiente	4
Programas auxiliares	4
Simulação	6
Exemplos	7
Síntese	8
Minimização dos recursos de hardware	9
Maximização throughput	10
Referências	10

## Introdução

O processo de ampliação e redução de imagens (também conhecidas como *zoom in* e *zoom out*, respectivamente) aumentam ou diminuem as dimensões de uma imagem para visualização. O jeito mais simples para ampliar uma imagem é duplicar os pixels nas direções horizontal e vertical da imagem, como mostrado na figura 1.

**Figura 1** – Ampliação de imagem por fator 2



Fonte: MARQUES FILHO & VIEIRA NETO, 1999.

Para o processo de redução, basta aplicar o processo inverso da ampliação, isto é, reduzir quatro pixels para 1. Nesse caso, é necessário tirar a média dos quatro pixels originais, a fim de minimizar a perda de informação.

## Objetivo

Este trabalho visa implementar o processo de redução de imagem em hardware através da linguagem de descrição *SystemVerilog/Verilog* de dois modos diferentes: um que minimize o uso de recursos de hardware e outro que maximize o *throughput*.

#### **Desenvolvimento**

#### **Ambiente**

Como ambiente de desenvolvimento foi usado o software online EDA Playground (<a href="https://www.edaplayground.com">https://www.edaplayground.com</a>), exibido na figura 2. Como se pode ver, o ambiente é dividido em campos com funções específicas. A barra lateral esquerda serve para configurar o ambiente: linguagem, bibliotecas, simuladores, sintetizadores, entre outros. O campo inferior mostra as saídas, como *logs* da simulação/síntese. No centro, há dois campos para código: o esquerdo é reservado para os arquivos de *testbench*, e o direito para os arquivos de implementação do hardware.




Figura 2 – Ambiente EDA Playground

#### Programas auxiliares

Como o ambiente EDA Playground possui limitações, foi necessário o uso de programas auxiliares para montagem e desmontagem das imagens. O programa *Pix* é responsável por ler uma imagem *bitmap* monocromática e criar o arquivo de texto *pix.txt* com os valores dos pixels em hexadecimal. Este arquivo servirá de entrada para o *testbench*. Depois de compilar, bastar chamar por: *Pix.exe nome\_bitmap.bmp*. O arquivo *nome\_bitmap.bmp* é a imagem *bitmap* que se deseja extrair os valores.

Após simular os códigos HDL implementados, os valores dos pixels da imagem reduzida são escritos em um arquivo texto *redux.txt* em hexadecimal. Então para reconstruir a imagem, é necessário aplicar o programa *Repix*, cuja função é construir um *bitmap* com os novos valores. Depois de compilar o programa, basta chamar por: *Repix.exe img\_original.bmp redux.txt fator*. O arquivo *img\_original.bmp* é a imagem *bitmap* da qual se extraiu os valores com o programa *Pix*. O arquivo *redux.txt* contém os valores hexadecimais da imagem reduzida. E *fator* é o fator de redução, no caso será 0.5 sempre.

Na figura 3, está um exemplo de execução do programa Pix.exe, no qual são impressos alguns parâmetros da imagem.

Figura 3 – Execução *Pix.exe* 

```
C:\Users\Leonardo\Downloads\Universidade\Sistemas Embarcados>Pix.exe u4.bmp Tamanho: 20346
Offset dados bitmap: 1146
Comprimento: 160
Altura: 120
Size image: 19200
No. de cores usadas: 256
No. de bits por pixel: 8
Compressao: 0
```

Na figura 4, está um exemplo de execução do programa Repix.exe, no qual são impressos alguns parâmetros da imagem original e da imagem reduzida formada agora.

Figura 4 – Execução *Repix.exe* 

```
C:\Users\Leonardo\Downloads\Universidade\Sistemas Embarcados>Repix.exe u4.bmp
dux.txt 0.5
Tamanho: 20346
Offset dados bitmap: 1146
Comprimento: 160
Altura: 120
 Ritura: 120
Size image: 19200
No. de cores usadas: 256
No. de bits por pixel: 8
Compressao: 0
Tamanho: 5946
Offset dados bitmap: 1146
Comprimento: 80
Altura: 60
Size image: 4800
No. de cores usadas: 256
No. de bits por pixel: 8
Compressao: 0
```

## Simulação

Para a simulação, foi utilizada a ferramenta *Icarus Verilog 0.10.0 11/23/14*. Além de os arquivos de *testbench* e de *design* devidamente carregados no EDA Playground (figura 5), também é necessário carregar a entrada no formato texto como apresentado na figura 6. Também é importante marcar a opção "download files after run" no campo lateral esquerdo, para que o arquivo de saída *redux.txt* seja baixado ao final da simulação, como mostrado na figura 7.




Figura 5 – Tela de simulação

**Figura 6** – Arquivo *pix.txt* 





Figura 7 – Saída da simulação



## Exemplos

Nas figuras 8, 9 e 10 são apresentados exemplos de imagens que sofreram redução. As imagens originais estão à esquerda, e as reduzidas, após a reconstrução feita pelo programa *Repix*, estão à direita.

Figura 8 – Exemplo 1



Figura 9 – Exemplo 2



Figura 10 – Exemplo 3



#### Síntese

Para a síntese, foi utilizada a ferramenta *Mentor Precision 2019.2*. O arquivo de *design* deve estar devidamente carregado no EDA Playground (figura 11), sendo também necessário carregar o *script run.do* como apresentado na figura 12. Os *logs* do processo de síntese são exibidos no campo inferior do EDA Playground. Ao marcar a opção "*download files after run*" no campo esquerdo, os arquivos de saída da síntese podem ser baixados, como mostrado na figura 13.

Figura 11 – Tela de síntese





Figura 12 – Arquivo *run.do* 

```
testbench.sv pixtd * mundo * the step. design -manufacturer Xilinx -family Artix-7 -part 7A100TCSG324 2 foreach arg 5: argv { 3 add.input_file Sarg 4 } 5 compile 6 synthesize 7 auto_write precision.v 8 report_output_file_list 9 report_area 10 report_timing 11 exec cat precision.v 12
```

Figura 13 – Saída da síntese



#### Minimização dos recursos de hardware


Da saída da síntese vale destacar a tabela com os recursos utilizados. Na figura 14, são exibidos os recursos usados do dispositivo 7A100TCSG324 da família Artix-7 da *Xilinx*, no qual se procurou minimizar o *hardware*.

Figura 14 – Recursos utilizados visando sua minimização

```
# Info: Device Utilization for 7A100TCSG324
# Info: Resource
                            Used Avail Utilization
# Info: -----
# Info: IOs
                            40
                                 210
                                       19.05%
# Info: Global Buffers
                            0
                                 32
                                        0.00%
# Info: LUTs
                            27
                                 63400
                                        0.04%
# Info: CLB Slices
                                        0.00%
                            0
                                 15850
                            0
                                 126800
                                        0.00%
# Info: Dffs or Latches
# Info: Block RAMs
                            0
                                 135
                                        0.00%
# Info: DSP48E1s
                            0
                                  240
                                        0.00%
# Info: -----
# Info: ***************
# Info: Library: work Cell: redux View: INTERFACE
# Info: ******************************
# Info: Number of ports:
                                   40
# Info: Number of nets:
                                   136
# Info: Number of instances :
                                   104
# Info: Number of references to this view :
# Info: Total accumulated area :
# Info: Number of LUTs :
                                   27
# Info: Number of LUTs with LUTNM/HLUTNM :
                                   16
# Info: Number of MUX CARRYs :
                                   17
# Info: Number of accumulated instances :
                                   104
# Info: *************
```

Um esquemático do *hardware* também pode ser impresso com uso da ferramenta *Yosys 0.9.0*, como se pode ver na figura 15.

Figura 15 – Esquemático do hardware



#### Maximização throughput

Procurando maximizar o *throughput* e levando em consideração o dispositivo anterior, foi criado um paralelismo aplicando 5 elementos do hardware mínimo. Esta quantidade foi escolhida devido à existência de portas IO limitadas (210 no total). Os recursos utilizados podem ser vistos na figura 16.

Figura 16 – Recursos utilizados visando o máximo throughput

```
# Info: Device Utilization for 7A100TCSG324
# Info: ******************
# Info: Resource
                                  Avail Utilization
                             Used
# Info: ------
# Info: IOs
                             200
                                  210
                                        95.24%
# Info: Global Buffers
                             0
                                  32
                                         0.00%
# Info: LUTs
                            135
                                  63400
                                         0.21%
# Info: CLB Slices
                             0
                                  15850
                                         0.00%
# Info: Dffs or Latches
                             0
                                  126800
                                         0.00%
# Info: Block RAMs
                             0
                                  135
                                         0.00%
# Info: DSP48E1s
                             0
# Info: -----
# Info: **********************************
               Cell: redux_paralelo
# Info: Library: work
                                View: INTERFACE
# Info: Number of ports :
                                    200
# Info: Number of nets:
                                    672
# Info: Number of instances :
                                    512
# Info: Number of references to this view :
# Info: Total accumulated area:
      Number of LUTs :
# Info:
      Number of LUTs with LUTNM/HLUTNM :
# Info: Number of MUX CARRYs :
# Info: Number of accumulated instances :
                                    512
# Info: ************
```

### Referências

MARQUES FILHO, Ogê; VIEIRA NETO, Hugo. Processamento Digital de Imagens, Rio de Janeiro: Brasport, 1999. ISBN 8574520098.