Folha de Dados Primeira Lista de Exercícios Circuitos Sequenciais e Projeto RTL

Nome: Leonardo Amorim de Araújo

Matrícula: 15/0039921

EXERCÍCIO 1: Ping-pong LEDS

1) Diagrama de blocos proposto




Figura 1.1 - Bloco Operacional do Ping pong leds




Figura 1.2 - Bloco de Controle do Ping pong leds




Figura 1.3 - Top level do ping-pong leds




Figura 1.4 - Diagrama final do bloco ping-pong

2) Diagrama Esquemático (Análise RTL pré-síntese)




Figura 1.5 - Diagrama Esquemático do top_ping-pong

3) Estimação de consumo de recursos lógicos após a síntese lógica




Figura 1.6 - Estimação de consumo de recursos após síntese lógica do top_ping_pong

4) Estimação de recursos após implementação (processo Place and Route - PAR)



Figura 1.7 - Estimação de recursos após a implementação

5) Análise de Timing




Figura 1.8 - Análise de Timing após a implementação

6) Layout do circuito após a implementação (após o processo Place and Route – PAR)




Figura 1.9 - Layout do circuito após a implementação

7) Estimação do consumo de energia após a implementação do circuito




Figura 1.10 - Estimação do consumo de energia do bloco top_ping_pong

Exercício 2: Ping-pong LEDS FSM

1) Diagrama de blocos proposto




Figura 2.1 - Bloco Operacional do Ping-Pong




Figura 2.2 - Máquina de estados utilizada para controlar o bloco operaciona, chamada de fsm_ping_pong




Figura 2.3 - Conexão do bloco operacional com a máquina de estados, gerando o component ping-pong




Figura 2.4 - Decodificador e multiplexador para os displays de 7 segmentos da placa basys 3




Figura 2.5 - Diagrama final chamado de test_ping_pong para teste na placa de desenvolvimento Basys 3, conectando o bloco display_decoder com o bloco ping_pong

2) Diagrama Esquemático (Análise RTL pré-síntese)




Figura 2.6 - Diagrama Esquemático do bloco test_ping_pong




Figura 2.7 - Diagrama esquemático do bloco ping_pong conectando o bloco operacional com a máquina de estados

3) Estimação de consumo de recursos lógicos após a síntese lógica

Resource	Utilization	Available	Utilization %
LUT	73	20800	0.35
FF	112	41600	0.27
10	32	106	30.19




Figura 2.8 - Estimação do consumo de recursos após síntese lógica

4) Estimação de recursos após implementação (processo Place and Route - PAR)

Resource	Utilization	Available	Utilization %
LUT	73	20800	0.35
FF	112	41600	0.27
10	32	106	30.19




Figura 2.9 - Estimação do consumo de recursos após implementação

5) Análise de Timing

Design Timing Summary Setup Hold **Pulse Width** Worst Negative Slack (WNS): 5,608 ns Worst Hold Slack (WHS): 0,263 ns Worst Pulse Width Slack (WPWS): 4,500 ns 0,000 ns Total Negative Slack (TNS): Total Hold Slack (THS): 0,000 ns Total Pulse Width Negative Slack (TPWS): 0,000 ns Number of Failing Endpoints: 0 Number of Failing Endpoints: 0 Number of Failing Endpoints: 0 Total Number of Endpoints: Total Number of Endpoints: 129 Total Number of Endpoints: 67 All user specified timing constraints are met. **Clock Summary** Waveform Period (ns) Frequency (MHz) {0.000 5.000} 10.000 100.000 sys_clk_pin




Figura 2.10 - Análise de Timing do test_ping_pong

6) Layout do circuito após a implementação (após o processo Place and Route – PAR)




Figura 2.11 - Layout do circuito após a implementação

7) Estimação do consumo de energia após a implementação do circuito




Figura 2.12 - Estimação do consumo de energia após implementação

Exercício 3: Neurônio GMBH de segunda ordem usando IP-Cores em ponto flutuante

1) Diagrama de blocos proposto




Figura 3.1 - Diagrama de blocos do neurônio GMBH que implementa a função $f(x) = ax^2 + bx + c$




Figura 3.2 - Diagrama de blocos de teste utilizando os switches, push buttons e leds da Basys 3

2) Diagrama Esquemático (Análise RTL pré-síntese)




Figura 3.3 - Diagrama Esquemático pré-síntese do bloco teste_neuronio_gmbh

3) Estimação de consumo de recursos lógicos após a síntese lógica




Figura 3.4 - Estimação de consumo de recursos após a síntese lógica

4) Estimação de recursos após implementação (processo Place and Route - PAR)





Figura 3.5 - Estimação de consumo de recursos após a implementação

5) Análise de Timing:






Figura 3.6 - Análise de Timing do Bloco

6) Layout do circuito após a implementação (após o processo Place and Route – PAR):



Figura 3.7 - Layout do circuito após a implementação

7) Estimação do consumo de energia após a implementação do circuito:




Figura 3.8 - Estimação do Consumo de energia após a implementação do circuito