Relatório Final Implementação do PLHEADER Decoder para o receptor DVB-S2X

Leonardo Amorim de Araújo - 15/0039921 Email: leonardoaraujodf@gmail.com Universidade de Brasília St. Leste Projeção A – Gama Leste, Brasília – DF, 72444 – 240

Resumo—Este documento apresenta uma proposta de projeto final para a disciplina de Projeto de Circuitos Reconfiguráveis onde será implementado um bloco que realiza a identificação do PLHEADER do transmissor DVB-S2x.

Keywords—DVB-S2X, Hadamard, FPGA, basys3

I. INTRODUÇÃO

O DVB - Digital Video Broadcasting, ou também chamado de televisão digital, é um consórcio normativo universal. Seu objetivo é concordar especificações para sistemas de entrega de mídia digital, incluindo a transmissão. É uma iniciativa aberta do setor privado com uma taxa de associação anual, regida por um Memorando de Entendimento (MdE). [2].

O padrão DVB-S2 (EN 302 307) define a modulação de segunda geração e o sistema de codificação de canais para TV via satélite para utilizar as melhorias que surgiram desde a publicação do padrão DVB-S. O DVB-S2 é um padrão único e altamente flexível que cobre uma variedade de aplicações por satélite [1].

O DVB-S2 é o próximo passo lógico no desenvolvimento contínuo do DVB-S. Os métodos de codificação de canal inovadores e mais eficientes combinados com os modos de modulação de ordem superior permitem que os operadores transmitam até 30% mais dados ao usar o DVB-S2 em comparação com o DVB-S na mesma largura de banda do transponder e EIRP.

O sistema foi otimizado para os serviços de transmissão digital multicanal de televisão e os serviços de transmissão de televisão em alta definição (HDTV) a serem usados para a distribuição primária e secundária nas bandas do serviço via satélite fixo (FSS) e do serviço de transmissão via satélite (BSS).

A. PL Header Decoder

O bloco **PLHEADER** do receptor **DVB-S2X** recebe uma parte do **PLFRAME**, o desembaralha e o decodifica para fornecer em sua saída variáveis que indicam a taxa de código, eficiência de espectro, tamanho de código e presença ou não de códigos pilotos no sinal a ser recebido após o PLHEADER. Este bloco irá indicar aos outros blocos do receptor do DVB-S2X, portanto, o que esperar do **FECFRAME** [3].

Segundo a norma, o PLHEADER que tem um total de 90 símbolos, é composto por dois campos, o primeiro chamado de **SOF** - Start of Frame, que possui 26 símbolos, e identifica o começo do FRAME, e o **PLS CODE** - Physical Layer Signalling, que possui 64 símbolos [3].

O PLS CODE de 64 símbolos é gerado pela codificação de uma palavra de 8 bits através de um gerador de PLS CODE, que pode ser visualizado na Figura 1.




Figura 1. Gerador do PLS CODE

Este bloco utiliza uma matriz de **Reed-Muller** para gerar um frame de 32-bits, matriz esta que é mostrada na Figura 2. A sequência obtida recebe redundâncias entre cada bit de acordo com o bit menos significativo do PLS Code (b_7) , fazendo o XOR com o bit atual e adicionado-o a frente, gerando uma sequência de 64-bits. Essa sequência de 64 bits é posteriormente embaralhada realizando-se o XOR com a sequência mostrada na Figura 3. Após todas as operações de codificação, a sequência recebe em sua parte mais significativa o número padrão SOF (0x18D2E82), resultando em uma frame PLHEADER com comprimento de 90-bits (mais detalhes disponíveis na norma DVB-S2X).

No recebimento após demodulação do PLS CODE, a palavra de 64 bits recebida estará provavelmente alterada devido ao ruído inerente ao canal de comunicação. Para que se possa saber qual foi a palavra que teve maior probabilidade ter sido enviada, deve-se realizar a correlação entre os 64 bits recebidos e os todas as sequências de 64 bits possíveis de serem enviadas pelo transmissor conforme a norma DVB-S2X.

Com os 8 bits são geradas 256 possibilidades de PLS CODE a serem enviados. Dessa forma, seriam necessários 128 cálculos de correlação, gerando um custo computacional enorme. Uma alternativa para este problema é utilizar um que utiliza a ideia Transformada Rápida de Hadamard [4], que

1




Figura 2. Matriz Reed-Muller

Figura 3. Sequência de 64 bits para gerar o embaralhamento

fornece um vetor de números que indicam a probabilidade de cada header ter sido transmitido, porém com a vantagem de esta poder ser calculada utilizando somente somas e subtrações.

Além do fato a seguir, cada bit enviado está representado por um número complexo resultante da modulação da constelação BPSK Pi/2, com estes valores representados em 10 bits (definido pelo trabalho), onde o bit mais significativo refere-se ao sinal, os dois bits a seguir referem-se a parte inteira, e os 7 bits restantes referem-se a parte fracionária. Portanto, a representação dos símbolos é feita por **ponto fixo**.

Desta forma, este trabalho estará focado em uma solução para a escolha do header com a maior probabilidade de ter sido enviado com base no header recebido na entrada e dos blocos que realizam o cálculo de correlação.

II. OBJETIVOS

Implementação de um bloco que verifique a probabilidade do header recebido ser um dos headers possíveis gerados pelo bloco PLS CODE do transmissor DVB-S2X.

III. ARQUITETURA DE HADWARE

A. FIFO

A arquitetura de hardware proposta consistiu primeiramente em definir uma FIFO - First In First Out - com dois blocos de somadores, cada um com 128 posições, onde cada posição possui 10 bits. Um bloco de 128 registradores é utilizado para armazenar os símbolos I e outro bloco de 128 registrados os símbolos Q. A Figura 4 mostra o diagrama de blocos criado. Os 128 registradores de 10 bits são cascateados, de modo que estes são acionados ao mesmo tempo pela entrada fifo_next_in. Dos 128 registradores, somente 64 destes são disponibilizados na saída. Portanto, da posição 0 até a 63 os valores não são disponibilizados na saída e de 64 a 127, são disponibilizados na saída. As entradas e saídas tem as seguintes funções:

Entradas:

• **fifo_next_in** (1 bit): Quando '1', permite que na próxima borda de subida de clock o valor no registrador n seja

transferido para o registrador n+1, e que o valor em **symbol_i_in** e **symbol_q_in** seja enviado para o registrador 0. Também quando **next_in** = '1', os arrays de saída **array_symbol_i_out** e **array_symbol_q_out** são atualizados com os novos valores de símbolos.

- **fifo_reset_in** (1 bit): Quando '1', torna assincronamente todas as saídas dos registradores em 0.
- clk_in (1 bit): Entrada de clock do componente.
- symbol_i_in (10 bits): Entrada de dados de 10 bits.
- symbol_q_in (10 bits): Entrada de dados de 10 bits.

Saídas:

- data_ready_out (1 bit): Indica que 64 símbolos de I e Q estão disponíveis para serem lidos.
- array_symbol_i_out (64 x 10 bits): Saída de dados que possui 64 valores, cada um com 10 bits.
- array_symbol_q_out (64 x 10 bits): Saída de dados que possui 64 valores, cada um com 10 bits.




Figura 4. Diagrama de Blocos da First In First Out

B. Signal Changer

Foi criado também um bloco chamado de **SignalChanger** que recebe um dado de 10 bits, e calcula ou não, conforme o modo de operação recebido, o complemento de 2 deste dado. Além disso, o dado de entrada, que possui 3 bits de parte inteira, recebe um incremento de mais 6 bits de parte inteira, resultando, portanto, no dado de saída de 16 bits. O motivo será explicado logo mais adiante na Seção III-E.

Para exemplificar, suponha que o dado na entrada seja 0110000000, e que peça-se para não realizar o complemento de 2. Então o dado de saída será 0000000110000000. Se fosse pedido para realizar o complemento de 2, então o dado seria 1111111010000000. O bloco SignalChanger é mostrado na Figura 5. As entradas e saídas são especificadas a seguir:

Entradas:

- enable_in (1 bit): Quando enable_in = '1', permite que o dado na entrada num_in seja calculado e enviado para a saída após na borda de subida clock.
- reset_in (1 bit): Torna o valor de todas as saídas e sinais em 0 assincronamente.
- num_in (10 bits): Dado de entrada de 10 bits.
- clk_in (1 bit): Clock de entrada.

Saídas.

- num_out (10 bits): Dado de saída de 16 bits.
- ready_out (1 bit): Indica que há um dado novo disponível na saída.




Figura 5. Bloco SignalChanger

C. BlockSignalChanger

Um bloco de 64 SignalChanger, chamado de BlockSignalChanger é ligado posteriormente à FIFO, recebendo 64 símbolos e selecionando, conforme o número enviado para o seletor de operação, se o respectivo símbolo será enviado para os somadores como complemento de 2 ou não. A associação destes blocos em um único bloco pode ser visualizado na Figura 6.




Figura 6. 64 SignalChanger em paralelo, bloco denominado BlockSignal-Changer

As entradas e saídas deste bloco são especificadas a seguir: **Entradas:**

- **array_data_in** (64 x 10 bits): um array de 64 posições, cada posição com comprimento de 10 bits. Estas entradas estão ligadas diretamente à saída da FIFO.
- operation_mode_in (64 bits): Um vetor de 64 bits que indica se o símbolo recebido na posição n deve ser enviado à saída n como complemento de 2 (ou multiplicado por -1) da entrada ou não.

- start_in (1 bit): Quando start_in = 1, os dados na entrada array_data_in serão calculados e enviados para a saída na próxima borda de subida de clock.
- reset_in (1 bit): Torna em zero assíncronamente os dados na saída.
- clk in (1 bit): Entrada de clock.

Saídas:

- array_data_out (64 x 16 bits): Saída de dados de 64 posições, cada posição com comprimento de 16 bits.
- ready_out (1 bit): Indica que os dados de entrada foram calculados e estão disponíveis na saída.

D. BlockSimpleAdder

Um Bloco com 64 somadores também foi criado. Cada somador possui duas entradas de 16 bits e uma saída de 16 bits. Possui também uma entrada de acionamento síncrono (enable_in), um reset assíncrono (reset_in) e uma saída de 16 bits. Isto foi feito para evitar que o bloco infira atrasos de setup e hold. O bloco criado pode ser visualizado na Figura 7. As especificações de entrada e saída são mostradas a seguir.




Figura 7. Bloco com 64 somadores de 16 bits em paralelo

Entradas:

- array_data_a_in (64 x 16 bits): Primeira entrada de dados com 64 posições de 16 bits cada.
- array_data_b_in (64 x 16 bits): Segunda entrada de dados com 64 posições de 16 bits cada.
- enable_in (1 bit): Quando enable_in = 1 permite que os dados de entrada sejam calculados e enviados para a saída na próxima borda de subida de clock.
- reset_in (1 bit): Quando reset_in = 1, torna zero assíncronamente as saídas do módulo.
- clk in (1 bit): Entrada de clock

Saídas:

- array_data_out (64 x 16 bits): Saída de dados com 64 posições de 16 bits cada.
- **ready_out** (1 bit): Quando ready_out = 1, indica que os dados estão disponíveis na saída.

E. SignalCorrelator

Para que se possa entender o procedimento de operações deste bloco, deve-se entender primeiramente o algorítmo utilizado. Um algorítmo que realiza a transformada rápida de Hadamard, também conhecido como fast Walsh-Hadamard transform - $FWHT_h$ realiza somas e subtrações de um vetor de tamanho 2^n entregando na saída um vetor com as probabilidades dos termos. Na Figura 8 pode-se visualizar a aplicação da FWHT para um vetor de 8 posições, onde os pequenos blocos somadores de cada módulo devem ter suas entradas ligadas as saídas dos blocos anteriores, com uma associação que varia conforme se caminha pelas "camadas" de blocos somadores. No caso ainda do exemplo da Figura 8, podese verificar que com o vetor de 8 posições são necessários 3 blocos de somadores para que se obtenha a saída. Para obter o número de blocos somadores, portanto deve-se tirar o logarítmo na base 2 do tamanho do vetor de entrada.

Para o caso do problema deste trabalho, o vetor possui 64 símbolos, sendo portanto necessários 6 blocos de somadores, cada bloco com 64 somadores. As entradas e saídas serão associadas de forma semelhante aos da Figura 8. A única diferença é que nenhum somador atuará como subtrator, portanto os dados recebidos nos somadores somente operarão como somas.

O bloco que realizará a multiplicação por -1 será o **Block-SignalChanger**, mencionando na Seção III-C. Este bloco realizará a inversão de sinal conforme o valor que será passado para sua entrada **operation_mode_in**. Mais especificamente, se o bit n do PLSCODE de 64 bits gerado for '0', então o valor recebido na posição n **sempre** será invertido. Se o bit na posição n do PLSCODE for 1, logo não será invertido. Portanto, o PLSCODE n que deseja-se calcular a correlação será passado como argumento para a entrada **operation_mode_in**.

Figura 8. FWHT para um vetor de 8 posições

Neste ponto, faz-se necessário mencionar alguns scripts e funções utilizados no MATLAB para a geração dos blocos que realizam a correlação.

O primeiro script é chamado de *possiblePlsCodes.m*. Este script têm todos os tipos de modulação, taxas de código e tipos de frame suportados pelo decodificador DVB-S2X utilizado no projeto, além do PLSCODE de 7 bits para cada tipo de PLSCODE suportado. Todos esses dados são armazenados em um vetor de structs de forma a serem consultados quando necessário.

O segundo script é uma função chamada de *generate64bitPlsCode.m*. Este script gera a partir do vetor de struct com as informações dos PLSCODES de 7 bits, um PLSCODE codificado em 64 bits conforme determina o procedimento da norma. Após a obtenção de todos os PLSCODES de 64 bits possíveis, estes são armazenados no vetor de structs como um novo campo que pode ser consultado.

O terceiro script é chamado de *Correlator Generator.m.* Este script cria os códigos em VHDL para os blocos *Symbol Correlator.vhd*, *Complex Module.vhd* e *Correlator.vhd*.

Para determinar o tamanho que os dados de saída podem atingir, multiplicou-se um vetor de tamanho 64 com cada posição podendo atingir até 2¹⁰, por uma matriz de 64 x 64 de "uns" no MATLAB, resultando em dados que podem atingir até 65536, ou seja, 2¹⁶. Portanto a saída do bloco de somadores poderia atingir, na pior das hipóteses, até 16 bits.

Um bloco chamado de **SignalCorrelator** foi criado para realizar as operações para um vetor de 64 bits. Este bloco pode ser visualizado na Figura 9. Para associar as entradas e saídas de cada módulo dos blocos somadores, o script no MATLAB chamado de *CorrelatorGenerator.m* relaciona a ligação de cada entrada e saída dos seis módulos somadores e da saída do bloco BlockSignalChanger com o as entradas do primeiro somador, utilizando a mesma lógica já explicada na Figura 8.




Figura 9. Bloco SymbolCorrelator para um vetor de 64 posições, cada posição com 10 bits

A entradas e saídas para o bloco SymbolCorrelator são especificadas a seguir: **Entradas:**

- enable_in (1 bit): Quando enable_in = 1, então as entradas serão habilidatas no bloco na próxima borda de subida de clock.
- reset_in (1 bit): Quando reset_in = 1, todas as saídas se tornarão zero assíncronamente.
- operation_mode_array_in (64 bits): Se operation_mode_array_in(n) = 1 na saída do bloco BlockSignalChanger a saída n será enviada como seu

- complemento de 2, se **operation_mode_array_in(n)** = 0 então a entrada n será enviada para a saída.
- array_data_in (64 x 16 bits): Entrada de dados de 64 posições, cada posição de 10 bits.
- clk_in (1 bit): Entrada de clock.

Saídas:

- array_data_out (64 x 16 bits): Saída de dados de 64 posições, cada posição com 16 bits.
- ready_out(1 bit): Quando ready_out = 1, indica que os dados calculados estão disponíveis na saída.

F. ComplexModule

Este bloco está responsável por calcular o módulo ao quadrado do resultado após o bloco de somas do símbolo I e do símbolo Q. Como as somas realizadas se traduzem na multiplicação do vetor de símbolos por uma matrix de "1"s de 64 x 64, o vetor de saída no último bloco de somadores possui todos os 64 valores iguais. Desta forma, utiliza-se o array_symbol_out(0) para o símbolo I na primeira entrada de dados do bloco e o array_symbol_out(0) para o símbolo Q na segunda entrada de dados do bloco. Os valores são elevados ao quadrado e somados. Depois disso, são disponibilizados na saída.

As entradas do módulo são:

- enable_in (1 bit): Quando enable_in = 1, então as entradas serão habilidatas no bloco na próxima borda de subida de clock.
- **reset_in** (1 bit): Quando reset_in = 1, todas as saídas se tornarão zero assíncronamente.
- clk_in (1 bit): Entrada de clock.
- symbol_i_in (16 bits): Valor resultante de correlação do símbolo I.
- symbol_q_in (16 bits): Valor resultante de correlação do símbolo Q

E as saídas são:

- ready_out (1 bit): Quando ready_out = 1, o valor de saída em module_out está disponível para ser lido pelo próximo bloco.
- module_out (32 bits): Valor do módulo ao quadrado calculado

G. Correlator

O bloco correlator é simplesmente um bloco que associa os blocos **SymbolCorrelator** para os dois vetores de símbolos de entrada com o bloco **ComplexModule**, disponibilizando na saída o módulo que representa a correlação dos símbolos com o PLSCODE escolhido. A Figura 10 mostra como é a ligação dos blocos. As entradas são as seguintes:

- enable_in (1 bit): Quando enable_in = 1, então as entradas serão habilidatas no bloco na próxima borda de subida de clock.
- reset_in (1 bit): Quando reset_in = 1, todas as saídas se tornarão zero assíncronamente.
- array_symbol_i_in (64 x 10 bits): Vetor de entrada com os símbolos I.

- array_symbol_q_in (64 x 10 bits): Vetor de entrada com os símbolos O.
- **operation_mode_array_in**: Entrada utilizada para receber o PLS CODE de 64 bits invertido (NOT).

E as saídas são:

- ready_out (1 bit): Quando ready_out = 1, o valor de saída em module_out está disponível para ser lido pelo próximo bloco.
- module_out (32 bits): Valor do módulo ao quadrado calculado




Figura 10. Bloco Correlator: realiza o cálculo de correlação do PLSCODE(n) com os vetores de símbolos disponibilizados nas entradas

H. CorrelationVerifier

Um bloco chamado de CorrelationVerifier foi criado com o objetivo de verificar se os 64 símbolos de 10 bits recebidos pela FIFO possuem correlação com um dado HEADER. Este bloco utiliza o bloco Correlator em seu interior para realizar as correlações individuais com cada PLSCODE. Neste bloco, um contador é utilizado para iterar pelos possíveis HEADERS, enviando, a cada vez que é incrementado, um PLSCODE diferente para correlacionar os símbolos recebidos com o HEADER de referência, de forma que no final seja calculado a correlação dos símbolos da FIFO com todos os HEADERS possíveis. Este bloco também é responsável por detectar qual o maior valor encontrado dentre todas as correlações realizadas. Se este valor encontrado é maior que um valor de limiar estabelecido como constante, então a probabilidade de que um dado HEADER tenha sido enviada é bem alta. Ao detectar um HEADER enviado, este bloco envia ao bloco subsequente, chamado de Lut, o número da posição onde ocorreu a maior correlação.

As entradas deste bloco são:

- enable_in (1 bit): Quando enable_in = 1, então as entradas serão habilidatas no bloco na próxima borda de subida de clock.
- **reset_in** (1 bit): Quando **reset_in** = 1, todas as saídas se tornarão zero assíncronamente.
- clk_in (1 bit): Entrada de clock.
- array_symbol_i_in (64 x 10 bits): Vetor de entrada com os símbolos I.
- array_symbol_q_in (64 x 10 bits): Vetor de entrada com os símbolos Q.

E as saídas são:

- ready_out (1 bit): Quando ready_out = 1, as saídas estão disponíveis para serem enviadas para os outros blocos que dependem do PlHeaderDecoder.
- higher_value_position_out (5 bits): Indica o número do HEADER onde foi encontrada a maior correlação que superou o limiar.
- no_correlation_found: Saída que indica que após a correlação por todos os PLSCODES possíveis, nenhuma correlação superou o limiar e portanto não há correlação entre os símbolos e o algum HEADER de referência.

I. Lut

Uma LookUp Table foi implementada para associar a posição de um correlator com um tipo de modulação, taxa de código e tipo de frame. Quando uma correlação que supera o limiar é encontrada, esse bloco é acionado, enviando para a saída os dados do PLHEADER provável de ter sido enviado. Esse bloco também foi criado por um script no MATLAB. Esse script é chamado de *generateLutFile.m* e cria o arquivo **Lut.vhd**.

As entradas deste bloco são:

- enable_in (1 bit): Quando enable_in = 1, então as entradas serão habilidatas no bloco na próxima borda de subida de clock.
- **reset_in** (1 bit): Quando **reset_in** = 1, todas as saídas se tornarão zero assíncronamente.
- clk in (1 bit): Entrada de clock.
- position_in (5 bits): Vetor de entrada com a posição no vetor de correlações onde foi encontrada a maior correlação.

E as saídas são:

- ready_out (1 bit): Quando ready_out = 1, as saídas estão disponíveis para serem enviadas para os outros blocos que dependem do PlHeaderDecoder.
- pilots_out (1 bit): Tipo que define se os dados enviados possuem pilots. Se possuem, logo pilots_out = 1. Se não, pilots_out = 0.
- **mod_out** (Tipo T_DVBS2X_MOD): Tipo que define que tipo de modulação será enviado.
- cod_out (Tipo T_DVBS2X_COD): Tipo que define que taxa de código será enviada.
- **type_out** (Tipo T_DVBS2X_FRAME_TYPE): Tipo que define o tamanho do FRAME que será enviado.

J. DvbS2xPlHeaderDecoder

O bloco final chamado de **DvbS2xPlHeaderDecoder** junta os blocos **Fifo**, **CorrelationVerifier** e **Lut**.

O bloco recebe varios símbolos I e Q na sua entrada e calcula a correlação com os PLHEADERS possíveis de serem enviados. Enquanto não encontra correlação, vai pedindo que mais símbolos sejam enviados até que um PLHEADER seja encontrado.

As entradas são:

enable_in (1 bit): Quando enable_in = 1, então as entradas serão habilidatas no bloco na próxima borda de subida de clock.




Figura 11. Bloco final DvbS2xPlHeaderDecoder: O bloco recebe os símbolos I e Q e verifica a correlação com os PLHEADERS existentes

- **reset_in** (1 bit): Quando reset_in = 1, todas as saídas se tornarão zero assíncronamente.
- clk_in (1 bit): Entrada de clock.
- symbol_i_in (10 bits): Entrada de 10 bits do símbolo I.
- symbol_q_in (10 bits): Entrada de 10 bits do símbolo Q.

As saídas são:

- ready_out (1 bit): Quando ready_out = 1, as saídas estão disponíveis para serem enviadas para os outros blocos que dependem do PIHeaderDecoder.
- **pilots_out** (1 bit): Tipo que define se os dados enviados possuem *pilots*. Se possuem, logo pilots_out = 1. Se não, pilots_out = 0.
- **mod_out** (Tipo T_DVBS2X_MOD): Tipo que define que tipo de modulação será enviado.
- **cod_out** (Tipo T_DVBS2X_COD): Tipo que define que taxa de código será enviada.
- **type_out** (Tipo T_DVBS2X_FRAME_TYPE): Tipo que define o tamanho do FRAME que será enviado.
- no_correlation_found (1 bit): Indica que foi procurado em todos as posições do vetor um valor de correlação que superasse o limiar e que este valor não foi encontrado. Esta saída serve para alertar os módulos exteriores que uma nova entrada (símbolos) pode ser enviada.

IV. RESULTADOS DE SIMULAÇÃO

A. Simulação para detecção de um PLHEADER

Neste testbench, 90 símbolos do PLHEADER gerado para a modulação QPSK, taxa de código de 1/4 foram gerados. Um script no MATLAB chamado de firstTestbench.m foi criado para gerar os símbolos. Além disso, foram utilizados os scripts: possiblePlsCodes.m para gerar os PLSCODEs possíveis, a função generate64bitPlsCode para gerar os 64 bits do PLSCODE de 8 bits codificado, a função generateSymbols para gerar os símbolos para o PLHEADER gerado para a modulação QPSK 1/4, conforme a seção 5.5.2 da Norma para o DVB-S2 e depois cada símbolos foi convertido para ponto fixo de 10 bits, com 2 bits de parte inteira, 7 bits de parte fracionária, e um bit de sinal utilizando a função dec2binfip.m. Os símbolos convertidos foram escritos nos arquivos testbench1_i_symbols.txt

e *testbench1_q_symbols.txt*. Um testbench foi gerado, denominado de *PlHeaderDec_TB1.vhd* para testar as entradas e verificar a detecção. A Figura 12 mostra o HEADER detectado.




Figura 12. Simulação do bloco final DvbS2xPlHeaderDecoder quando enviado o PLSCODE para a modulação QPSK, taxa de código de 1/4. O decodificador conseguiu detectar após 352,715 us o PLHEADER enviado. O clock utilizado foi de 10 ns.

B. Simulação para detecção de vários PLHEADERS

Uma outra simulação foi gerada para a detecção de uma sequência de 10 PLHEADERS. Entre cada PLHEADER foi gerado alguns símbolos aleatórios para verificar a capacidade do bloco correlator de não detectar símbolos sem relação. Foram escritos no máximo 20 símbolos aleatórios entre cada 90 símbolos de PLHEADER, na seguinte ordem: 90 símbolos do primeiro PLHEADER, de 10 a 20 símbolos aleatórios, 90 símbolos do segundo PLHEADER, mais 10 a 20 símbolos aleatórios, e assim sucessivamente. Os símbolos gerados foram enviados para dois IPs de memória ROM, um com os símbolos I e outro com os símbolos Q e estas memórias foram conectados ao decodificador através de um Top Module. Cada memória possuia 1999 posições, cada posição com 10 bits. Além disso, mapeou-se os números de cada PLSCODE (do 1 a 25) detectado para os leds da Basys 3, de forma a verificar uma saída possível. O testbench funcionou corretamente e o decodificador detectou todos os PLHEADERS gerados. O resultado de simulação é mostrado na Figura 13.

A Figura 14 mostra o tempo requerido para que o primeiro símbolo seja lido e uma resposta de saída seja obtida. A análise mostrou que é necessário 2,285 us para que os primeiros 64 símbolos nas posições mais significativas da FIFO sejam analisados.

Já a Figura 15 mostra o tempo necessário para que um símbolo qualquer seja analisado. O tempo estimado é de 2,290 ms

V. RESULTADOS DE SÍNTESE

A. Utilização de Recursos

A Figura 16 mostra a utilização de recursos após a etapa de síntese lógica. É possível verificar um uso interessante de LUTs, que no caso do projeto, foi de 16 %. Isso se deve principalmente ao número grande de somadores dentro do bloco que realiza a correlação.




Figura 13. Simulação do bloco final DvbS2xPlHeaderDecoder quando vários PLHEADERS foram enviados. Foi possível detectar todos os 10 PLHEADERS em menos 2,5 ms.




Figura 14. Verificação do tempo necessário para que o primeiro símbolo seja lido e uma saída identificando se houve correlação ou não seja obtida. No caso, enquanto as 128 posições da FIFO não forem preenchidas, sempre a saída no_correlation_found enviará 1 após analisar as primeiras entradas. No caso analisado, a análise do primeiro símbolo demorou 2,285 us.




Figura 15. Verificação do tempo necessário para que o um símbolo qualquer seja lido e uma saída identificando se houve correlação ou não seja obtida. No caso analisado, a análise do símbolo demorou 2,290 us.

B. Consumo de potência

A Figura 17 mostra o consumo de potência após a etapa de síntese lógica.






Figura 16. Utilização de recursos pelo bloco decodificador.



Figura 17. Consumo de potência do FPGA com o bloco utilizado.

VI. RESULTADOS DE IMPLEMENTAÇÃO

A. Roteamento do circuito na FPGA

A Figura 18 mostra o roteamento do circuito na FPGA após a etapa de implementação. O circuito não possui nenhum erro aparente de roteamento.




Figura 18. Roteamento do circuito na FPGA após a etapa de implementação.

B. Análise de Timing após a implementação

A Figura 19 mostra análise de Timing do sistema após a etapa de implementação. É possível verificar que não existem erros de Setup e de Hold para uma frequência de clock de 100 MHz.




Figura 19. Análise de Timing após a etapa de implementação.

C. Consumo de Potência após a etapa de implementação

A Figura 20 mostra o consumo de potência do FPGA após a etapa de implementação do circuito.




Figura 20. Consumo de potência após a etapa de implementação.

D. Diagrama esquemático gerado após a implementação

A Figura 21 mosta o diagrama esquemático geral após a implmentação. Na Figura 22, que é um zoom no esquemático, pode-se verificar a conexão dos blocos de memória ROM com o decodificador.

E. Teste prático na FPGA

Foi gerado um arquivo bitstream para a FPGA Basys 3 e verificou-se o pleno funcionamento nos LEDS. Apesar disto, outros tipos de simulações estão sendo desenvolvidas para verificar a detecção individual de cada PLHEADER.

VII. CONCLUSÕES

Neste projeto, foi possível construir um protótipo para o **Dvbs2xPlHeaderDecoder** que conseguiu detectar alguns HEADERS enviados através de blocos de memória ROM.




Figura 21. Diagrama esquemático gerado após a implementação. Este esquemático foi gerado para todo o Top-Level que contém o decodificador, as memórias ROM com os símbolos e a lógica de saída que relaciona os símbolos com um valor nos LEDS.




Figura 22. Zoom do esquemático mostrando o decodificador ligado as memórias ROM.

As principais dificuldades encontradas estavam relacionadas a construção de funções para realização dos testbenchs e também para a geração dos possíveis HEADERS aceitos pelo decodificador. Toda esta etapa envolveu um trabalho de desenvolvimento de diversos scripts no MATLAB para gerar os arquivos .vhd utilizados no projeto. Houve também um grande problema no final do projeto relacionado a utilização de recursos do bloco, de forma que foi decidido utilizar ao invés de 1 correlator para os 25 HEADERS possíveis (totalizando 25 correlatores), somente 1 correlator que correlacionava os símbolos com os HEADERS possíveis através de um contador, aumentando o tempo para verificar se a sequência enviada tinha correlação, mas permitindo utilizar uma FPGA com menores recursos para realizar a operação.

As próximas etapas consistirão na documentação do projeto e envio dos novos arquivos, além da criação de mais algumas alternativas de implementação do decodificador. Além disto, etapas de revisão de código e da arquitetura ainda será necessárias.

REFERÊNCIAS

- ROHDESCHWARZ, Tecnologia DVB-S2. Acesso em 11/04/2019. https://www.rohde-schwarz.com/br/tecnologias/transmissao-por-satelite/ dvb-s2/tecnologia-dvb-s2/tecnologia-dvb-s2_55598.html
- [2] DVB: Uma visão da tecnologia DVB. Acesso em 11/04/2019. http://www.teleco.com.br/tutoriais/tutorialdvb/pagina_3.asp
- [3] ETSI EN 302 307-2, v1.1.1, (2014-10), Digital Video Broadcasting (DVB); Second generation framing structure, channel coding and modulation systems for Broadcasting, Interactive Services, News Gathering and other broadband satellite applications; Part 2: DVB-S2 Extensions (DVB-S2x)

[4] Todd K. Moon, Error Correction Coding: Mathematical Methods and Algorithms. Wiley-Interscience. 2005. ISBN: 0471648000.