Ponto de Controle 1 Implementação do Módulo GEN.CRC32 do transmissor DVB-RCS2

Leonardo Amorim de Araújo - 15/0039921 Email: leonardoaraujodf@gmail.com Bitbucket: https://bitbucket.org/leonardoaraujodf/ Universidade de Brasília St. Leste Projeção A – Gama Leste, Brasília – DF, 72444 – 240

Resumo—Este documento apresenta uma proposta de projeto final para a disciplina de Projeto de Circuitos Reconfiguráveis onde será implementado um bloco gerador de verificação cíclica de redundância de 32 bits (GEN.CRC32) em FPGA para utilização no transmissor DVB-RCS2.

Keywords—DVB-RCS2, CRC, FPGA, CRC32

I. JUSTIFICATIVA

O DVB é um consórcio normativo universal. Não representa governos ou grupo de empresas [2].

O padrão DVB-S2 (EN 302 307) define a modulação de segunda geração e o sistema de codificação de canais para TV via satélite para utilizar as melhorias que surgiram desde a publicação do padrão DVB-S. O DVB-S2 é um padrão único e altamente flexível que cobre uma variedade de aplicações por satélite [1].

O DVB-S2 é o próximo passo lógico no desenvolvimento contínuo do DVB-S. Os métodos de codificação de canal inovadores e mais eficientes combinados com os modos de modulação de ordem superior permitem que os operadores transmitam até 30% mais dados ao usar o DVB-S2 em comparação com o DVB-S na mesma largura de banda do transponder e EIRP.

O sistema foi otimizado para os serviços de transmissão digital multicanal de televisão e os serviços de transmissão de televisão em alta definição (HDTV) a serem usados para a distribuição primária e secundária nas bandas do serviço via satélite fixo (FSS) e do serviço de transmissão via satélite (BSS).

A. Verificação Cíclica de Redundância

A verificação cíclica de redundância (do inglês, *Cyclic Redundancy Check*) é um método de detecção de erros normalmente usada em redes digitais e dispositivos de armazenamento para detectar mudança acidental em cadeias de dados. As mensagens de dados que entram nesses sistemas recebem um pequeno anexo com um valor de verificação baseado no resto de divisão polinomial do seu conteúdo. No ato da recuperação do dado o cálculo é refeito e comparado com o valor gerado anteriormente. Se os valores não se mostrarem semelhantes podem ser aplicadas ações para correção de

dados, evitando assim a corrupção de dados. CRC pode ser usada para correção de erros a partir de alguns métodos [3].

A resposta tradicional para erros de CRC é a re-transmissão. Porém com o avanço da tecnologia dos computadores trouxe algumas situações onde atualmente é preferível corrigir os erros de bits do que os reenviar [4]. Alguns exemplos de tratamento de dados usando CRC incluem:

- Transmissão via satélite: Se um dado está sendo transmitido via satélite, o custo de reenvio de um pacote é muito alto, então o custo de reenviar vai dobrar o preço pago pelo pacote.
- Transmissão de dados em alta velocidade No futuro, existe uma tendência para o aumento de tecnologia. Quanto mais bits se propagam em um meio, maior a probabilidade de erro.

II. OBJETIVOS

Implementação de um bloco de geração cíclica de redundância de 32 bits para dados que serão enviados pelo transmissor DVB-RCS2 em FPGA.

III. METODOLOGIA

A primeira etapa do projeto consistirá em realizar uma revisão bibliográfica e busca de informações sobre as entradas e saídas do módulo e seus algorítmos de funcionamento. Esta etapa já está sendo desenvolvida a partir deste ponto de controle 1 e se estenderá na primeira semana posterior ao ponto de controle.

Na etapa 2, que se estenderá até o ponto de controle 2, espera-se implementar os módulos de hardware individuais que compõem o projeto e a realização de testbenchs que determinem a validade dos códigos.

Para a etapa 3, que se estenderá até o ponto de controle 3, os módulos de hardware serão integrados à aplicações de software para finalização do projeto. Testes de integração com os outros módulos dos grupos que trabalharão para o projeto Autotrac-UnB poderão ser realizados.

REFERÊNCIAS

[1] ROHDESCHWARZ, Tecnologia DVB-S2. Acesso em 11/04/2019. https://www.rohde-schwarz.com/br/tecnologias/transmissao-por-satelite/dvb-s2/tecnologia-dvb-s2/tecnologia-dvb-s2_55598.html

1

- [2] DVB: Uma visão da tecnologia DVB. Acesso em 11/04/2019. http://www.
- [2] DVB: Uma visao da tecnologia DVB. Acesso em 11/04/2019. http://www.teleco.com.br/tutoriais/tutorialdvb/pagina_3.asp
 [3] An Algorithm for Error Correcting Cyclic Redundance Checks, by Bill McDaniel. Acesso em 11/04/2019. http://www.drdobbs.com/an-algorithm-for-error-correcting-cyclic/184401662
 [4] Barbosa, Rui. Detecção de erros de comunicação de dados CRC. Faculdado do Engenharia de Universidado do Porte.
- dade de Engenharia da Universidade do Porto.