



Teoria de Eletrônica Digital 2 - 2/2016

Teste 6 - 29/09/2016

Nome:	Matrícula:	/

Apesar de serem facilmente descritas em HDL, as memórias via de regra não são sintetizadas diretamente pela maioria das ferramentas, e sim geradas através de uma ferramenta específica do fabricante ou retirada de uma determinada biblioteca. Dependendo do projeto, a memória também pode ser customizada.

A Fig. 1 mostra um exemplo de uma RAM síncrona de **16 x 8** com uma porta de saída e barramentos de escrita e leitura separados. Com a memória habilitada (**cs = 1**), quando o **we** (*write enable*) é **1**, o dado de entrada **din** é escrito no endereço especificado na entrada **addr** na borda de subida do *clock*. Quando **oe_b = 0**, a leitura é efetuada no endereço especificado em **addr**, habilitando a saída de dados em **dout**.

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
-- Biblioteca com funcao CONV INTEGER
use IEEE.STD LOGIC UNSIGNED.ALL;
entity RAM is
    Port ( we : in STD LOGIC;
           addr : in STD LOGIC VECTOR (3 downto 0);
           data in : in STD LOGIC VECTOR (7 downto 0);
           clk : in STD LOGIC;
           cs : in STD LOGIC;
           oe b : in STD LOGIC;
           data out : out STD LOGIC VECTOR (7 downto 0));
end RAM:
architecture Behavioral of RAM is
   type mem_array is array(15 downto 0) of STD_LOGIC_VECTOR(3 downto 0);
   signal mem: mem array;
begin
   process(clk)
   begin
      if cs = '1' then
         if rising edge(clk) then
            if we = '1' then
               mem(CONV INTEGER(addr)) <= data in;
            end if:
         end if;
      end if;
   end process;
   data out <= mem(CONV INTEGER(addr)) when cs = '1' and oe b = '0';
end Behavioral;
```

Fig. 1





Descreva o controlador de memória mostrado na Fig. 2 para a RAM da Fig. 1. O controlador possui as entradas **clk, ready, rw, rst** e as saídas **we** e **oe_b**. Instancie a RAM e o controlador em um módulo *top level*, crie um *testbench* e simule operações de escrita e leitura.




Fig. 2

Envie a pasta do projeto compactada com o nome *aluno-teste6.zip* via Moodle $até\ 06/10/2016$.