# Pipeline de Execução, Ponto Flutuante e Superescalar

Autor
Universidade de Brasília

## I. AMD Instinct MI300

A série AMD Instinct MI300 emprega a microarquitetura CDNA 3 e organiza o processamento gráfico em *Accelerator Complex Dies* (XCDs). Cada XCD possui 40 *Compute Units* (CUs). Quatro *Asynchronous Compute Engines* distribuem grupos de trabalho para essas CUs. Cada CU constitui um núcleo paralelo completo, com busca e escalonamento de instruções, unidades escalares, vetoriais e matriciais e unidades de load/storage [1]. A unidade vetorial (VALU) contém quatro processadores SIMD de 16 bits e arquivos de registradores vetoriais [2]. Desvios são tratados por uma máscara de execução, ou seja, executando os dois caminhos possíveis de cada desvio. As vias que não pertencem ao caminho tomado tornam-se inativas, reduzindo a utilização em caso de divergência. A unidade escalar (SALU), é usada para aritmética, comparações e controle uniformes a toda a onda. As unidades VMEM e SMEM são usadas para acessos vetoriais e escalares à memória. Também há a Local Data Share (LDS) para comunicação local, e os aceleradores MFMA (*Matrix Fused Multiply–Add*) [2], [3].

As unidades de ponto flutuante do MI300 foram projetadas em especial para aplicações de inteligência artificial. Os caminhos vetoriais fornecem, por CU e por ciclo, 128 operações FP64 ou 256 FP32. Já os *Matrix Cores* alcançam 256 operações FP64/FP32, 1024 TF32, 2048 FP16/BF16 e 4096 FP8 [4].

## Referências

[1] Advanced Micro Devices, Inc., *Introducing AMD CDNA 3 Architecture*, 2025.
[2] ——, “Pipeline Descriptions,” Tech. Rep., 2026.
[3] ——, “Compute Unit (CU),” Tech. Rep., 2026.
[4] ——, “AMD Instinct MI300 Series Microarchitecture,” Tech. Rep., 2026.