Simulador HALCON

Ing. Leonardo Luis Ortiz

Instituto Balseiro Centro Atómico Bariloche

11 de agosto de 2025



1/49

Contenido

Simulador HALCON

2 Tools

3 Ejemplo







HALCON es un proyecto de código abierto desarrollado por Patricio Reus Merlo que consiste en un conjunto de herramientas desarrolladas en C++20 y Python3 que permiten a los usuarios diseñar y verificar arquitecturas de procesamiento digital de señales (DSP) desde las primeras etapas de diseño (alto nivel) hasta la implementación digital (RTL).




Entorno de desarrollo

- Lenguaje de programación: C++20
- \bullet Compilación: Cmake+gcc13 + Python
- Control de versiones: GitLab
- Entorno de simulación y test: Docker
- Automatización y scripting: Python
- Documentación de código: Doxygen
- Documentación funcional y tutoriales: Markdown+ LaTex



HALCON - Core


Estructura de HALCON





HALCON - Core


Estructura de HALCON






Module:

- Un módulo es un <u>contenedor</u> donde se describen algoritmos y/o modelos
- Puede describir estrictamente un bloque de DSP a nivel de RTL y a nivel de sistemas
- Puede contener modelos de componentes analógicos (ej. canal, ADC)
- Puede <u>instanciar otros módulos</u> en su interior (submódulos) y configurarlos
- Puede modelar lógica combinacional y secuencial





Module:






Register:

• Modela un registro de forma explícita y segura (evita registros implícitos)


Port:

- La interfase de un módulo con otros módulos se hace a través de puertos
- Según su comportamiento frente a un clock, se clasifican en secuenciales o combinacionales
- Según el flujo de la información, se clasifican como entradas o salidas





Ports y Register:






Puerto combinacioal

- Rastrean y ejecutan las funciones asociadas a ellos
- Aseguran que los valores de los datos estén actualizados

Sub-module Secuencial


Puerto secuencial

- Lógica controlada por las secuencias de ejecución de reloj
- Los valores de los datos dependen de los registros asociados




Balseiro


- Contiene un listado de módulos con sus respectivos registros que son sensibles a alguno de sus flancos
- Ejecuta la lógica de tiempo "continuo" y de tiempo "discreto" de los módulos asociados a él
- Lleva el conteo de tiempo de simulación


















Clocks derivados








3.0

Clocks derivados


- Todos los relojes tienen 4 puertos:
 - i frequency hz: control de frecuencia
 - i_phase_deg: control de fase inicial
 i division factor num: num. del
 - divisor de frecuencia
 - i division factor den: den. del
- El puerto i _frequency _hz de los clocks derivados se conecta automáticamente al puerto i _frequency _hz del clock del que se derivan.
- IMPORTANTE: luego de la derivación de un clock, no redefinir el puerto i_frequency_hz del clock derivado.
- Cada vez que se ejecuta un clock, éste se actualiza leyendo el valor de frecuencia de su puerto. A este puerto se puede conectar una señal variante en el tiempo.
- Todas las conexiones entre clocks y las derivaciones se deben hacer dentro de un método Connect() del médulo/simulador que contenga a los clocks.

```
/* Independent Clock */
                                                  Independiente
 clk ch.i frequency hz << fs ch:
 clk ch.i phase deg.SetData(0):
 clk ch.i division factor num.SetData(1);
 clk ch.i division factor den.SetData(1);
 /* Derived Clocks */
 clk br tx << clk ch; — Derivación
 clk br tx.i phase deg.SetData(0);
 clk br tx.i division factor num << n ovr:
 clk br tx.i division factor den.SetData(1):
Clock Derivado
         Clock Independiente
                                           Inicialización
 clk br_rx << clk_ch;
                                           con variable
 clk br rx.i phase deg.SetData(0);
 clk br rx.i division factor num << n ovr;
 clk br rx.i division factor den.SetData(1);
                                           Inicialización
                                             con literal
```






- Al derivar de módulo hereda todas sus propiedades. Es decir, es un contenedor de otros bloques (ej. módulos y clocks)
- Agrega bloques básicos que hacen evolucionar la simulación: Scheduler, Command Handler, Logger, Setter, etc
- Es el bloque de mayor jerarquía y por ende es el encargado de nombrar, configurar, conectar e inicializar todos los módulos y submódulos que contenga





- Al derivar de módulo hereda todas sus propiedades. Es decir, es un contenedor de otros bloques (ej. módulos y clocks)
- Agrega bloques básicos que hacen evolucionar la simulación: Scheduler, Command Handler, Logger, Setter, etc
- Es el bloque de mayor jerarquía y por ende es el encargado de nombrar, configurar, conectar e inicializar todos los módulos y submódulos que contenga





Simulator:


```
Scheduler

Command
Handler


Logger

Setter
```













```
void Module::Initialize(YAML::Node& settings)
{
   NameRecursively();
   ConnectRecursively();
   Conecta todos los
   módulos, submodulos y
   CheckRecursively();
   OptimizeRecursively();
   InitRecursively();
}
```











```
void Module::Initialize(YAML::Node& settings)
{
    NameRecursively();
    ConnectRecursively();
    ConfigureRecursively(settings);
    CheckRecursively();
    OptimizeRecursively();
    InitRecursively();
}

    Verifica si existen
    puertos desconectados
    InitRecursively();
}
```






```
void Module::Initialize(YAML::Node& settings)
{
    NameRecursively();
    ConnectRecursively();
    ConfigureRecursively(settings);
    CheckRecursively();
    OptimizeRecursively();
    InitRecursively();
    de puertos
}
```






```
void Module::Initialize(YAML::Node& settings)
{
    NameRecursively();
    ConnectRecursively();
    ConfigureRecursively(settings);
    CheckRecursively();
    optimizeRecursively();
    InitRecursively();
}
Optimización de ruteo de puertos
}
```






```
void Module::Initialize(YAML::Node& settings)
{
    NameRecursively();
    ConnectRecursively();
    ConfigureRecursively(settings);
    CheckRecursively();
    OptimizeRecursively();
    InitRecursively();
}
Inicialización
```









HALCON - LOGs

- signals: señal de interés
- clock: reloj de muestreo
- edge: flancos de muestreo. Puede ser POSITIVE, NEGATIVE o BOTH
- begin, step, end: definen la ventana de muestreo y el subsample
- file_type: define el tipo de archive de salida. Puede ser TEXT o BINARY
- file_name_type: controla el nombre del archive. Puede ser SHORT o LONG
- format: solo afecta a los LOGs de datos de tipo ac_fixed, array ac_fixed, Port ac_fixed y Port array ac_fixed.
 Solo válido con archivos de texto. Las macros soportadas son DOUBLE, UINT y HEX

```
log signals = [
   # Clock
   "root.clk",
   # Shift Register
   "root.u shift reg.i signal",
   "root.u shift reg.o signal",
   "root.u shift reg.o shift reg",
   # Serial to Parallel
   "root.u ser to par.i serial".
   "root.u ser to par.o parallel".
                                         # Port array ac fixed
   "root.u ser to par.r buffer.i".
                                         # Array ac fixed
   "root.u ser to par.r buffer.o",
                                         # Array ac fixed
   # Parallel to Serial
   "root.u par to ser.i parallel",
                                         # Port array ac fixed
   "root.u par to ser.o serial",
   "root.u par to ser.r out.i"
log clock = "root.clk"
simh.add log(signals = log signals,
            clock = log clock,
             edge = simh.POSITIVE.
             begin = \theta. step = 1. end = \theta.
             file_type = simh.TEXT,
             file_name_type = simh.SHORT,
             format = simh.UINT)
```

HALCON - LOGs

Nombre "SHORT"

Nombre "LONG"

root.u shift reg.o signal.txt

logs

- 1 LOG SIGNAL root.clk CLOCK root.clk BEGIN 0 END last STEP 1 TYPE long double BYTES 16 SIZE 1.txt
- LOG_SIGNAL_root.u_par_to_ser.i_parallel_CLOCK_root.clk_BEGIN_0_END_last_STEP_1_TYPE_double_BYTES_8_SIZE_10.txt
- LOG_SIGNAL_root.u_par_to_ser.o_serial_CLOCK_root.clk_BEGIN_0_END_last_STEP_1_TYPE_double_BYTES_8_SIZE_1.txt
- LOG_SIGNAL_root.u_par_to_ser.r_out.i_CLOCK_root.dk_BEGIN_0_END_last_STEP_1_TYPE_double_BYTES_8_SIZE_1.txt
- ▶ LOG_SIGNAL_root.u_ser_to_par.i_serial_CLOCK_root.dlk_BEGIN_0_END_last_STEP_1_TYPE_double_BYTES_8_SIZE_1.txt
- LOG_SIGNAL_root.u_ser_to_par.o_parallel_CLOCK_root.clk_BEGIN_0_END_last_STEP_1_TYPE_double_BYTES_8_SIZE_10.txt
- DLOG_SIGNAL_root.u_ser_to_par.r_buffer.i_CLOCK_root.clk_BEGIN_0_END_last_STEP_1_TYPE_double_BYTES_8_SIZE_10.txt
- LOG_SIGNAL_root.u_ser_to_par.r_buffer.o_CLOCK_root.clk_BEGIN_0_END_last_STEP_1_TYPE_double_BYTES_8_SIZE_10.txt
- LOG_SIGNAL_root.u_shift_reg.i_signal_CLOCK_root.clk_BEGIN_0_END_last_STEP_1_TYPE_double_BYTES_8_SIZE_1.txt
- Consignation of the state of th
- P LOG SIGNAL rootu shift req.o signal CLOCK root.clk BEGIN 0 END last STEP 1 TYPE double BYTES 8 SIZE 1.txt
- LOG_SIGNAL_root.u_snirt_reg.o_signal_clock_root.cik_begin_0_env_last_STEP_1_TYPE_double_byTeS_8_SIZE_1.txt



Barrido de parámetros: clases



Barrido de parámetros: clases

```
tests ./sweep.py -h
optional arguments:
 -h, --help
                     show this help message and exit
 -d, --delete
                     delete old compilation files and logs
 -f, --compile_f
                     compile in FULL version
 -p, --compile_p
                     compile in POSEDGE version
                                                                Simulador
 -l, --enable_logs
                     enable compilation logs
 -r, --run_sim
                     run simulator
 -t. --run tests
                     run simulator tests
 -R, --run_cases
                     run all cases
 -M. --run missina
                     run missing cases
 -A, --run_again
                     run all again
 -K. --kill
                     kill running cases
 -S, --summary
                     test summary
                                                                 Barrido
 -F, --folders_list case folders list
 -L. --live
                     live summary
 -D, --delete_test
                     detele test folder
                     run processing scripts
  -P. --processing
```



Barrido de parámetros: clases

```
tests ./sweep.py -f
 SIMULATOR POWERED BY ...
                                  .CON
                          DSP SIMULATION ENGINE
 Build as Release
-- Loading local module counter from /app/debug/tests/../src/counter
-- Loading local module parallel_to_serial from /app/debug/tests/. /src/parallel_to_serial
- Loading local module root from /app/debug/tests/../src/root
 Loading local module serial_to_parallel from /app/debug/tests/../src/serial_to_parallel Loading local module shift_register from /app/debug/tests/../src/shift_register
- Loading local module sin generator from /app/debug/tests/../src/sin generator
- Configuring done
 Generating done
- Build files have been written to: /app/debug/build
116] Building CXX object CMakeFiles/local.dir/src/parallel to serial/parallel to serial.cop.o
22%] Building CXX object CMakeFiles/local.dir/src/root/root.cpp.o
33%] Building CXX object CMakeFiles/local.dir/src/counter/counter.cpp.o
##$ Building CXX object CMakeFiles/local.dir/src/serial to parallel/serial to parallel.cpp.o
 55%] Building CXX object CMakeFiles/local.dir/src/sin_generator/sin_generator.cpp.o
```



Barrido de parámetros: clases

```
Parametro a barrer
p sin amp v = Parameter (
   name = 'root.u_sin_gen.amplitude_v', ---
   alpha = 1, ◀-----
                                                 Patrón de descripción
   value = np.linspace(1, 5, 3), 4----
   cimh - cimh
                                                 Factor de escala
p sin freq v - Parameter (
                                                 Valores por barrer
   name = 'root.u sin gen.frequency hz',
                                                  (definen el hash)
   text = 'sin freq {:.1f} khz',
   alpha = 1 / 1e3,
   value = np.linspace(1e3, 5e3, 20),
   simh = simh
```



Barrido de parámetros: directorios





Barrido de parámetros: clases

```
test = Test (
   name = "Parameter Sweep",
                                                Test
   base dir = "scratch/".
   parameters = Parameter.list()
for p sin amp in p sin amp v:
                                                Parámetros
   for p sin freq in p sin freq v:
        for p sin phase in p sin phase v:
           case = Case(simh)
            # Add Parameters
                                                Caso
           case.add(p sin amp)
           case.add(p sin freq)
            case.add(p sin phase)
            case = test.add(case)
```

Barrido de parámetros: clases


```
tests
                                                   scratch
                                                   plot.py
p = Processor(test.directory)
                                                   Slides.tex
                                                   sweep 0 0 0.png
                                                   sweep 0 0 1.png
                                                   sweep_0_0_2.png
                                                   sweep_0_0_3.png
                                                   Sweep 0 1 0.png
amp = p.axis("root.u sin gen.amplitude v")
                                                   sweep_0_1_1.png
freq = p.axis("root.u sin gen.frequency hz")
                                                   sweep_0_1_2.png
phase = p.axis("root.u sin gen.phase deg")
                                                   Sweep 0 1 3.png
                                                   sweep 0 2 0.png
                                                   sweep_0_2_1.png
data = p.signals("*root.u par to ser.o serial*")
for i, a in enumerate(amp):
    for i, f in enumerate(freq):
        for k, p in enumerate(phase):
            v v = data[i, j, k]["root.u par to ser.o serial"]['s'][100 : 200]
            n_v = data[i, j, k]["root.u_par_to_ser.o_serial"]['n'][100 : 200]
            tit = f"Amplitude {a} [V] - Frequency {f/1e3} [kHz] - Phase {p} [deg]"
            xlab = "Samples"
            vlab = "Amplitude [V]"
            ax1.plot(n v, y v)
            ax1.set title(tit)
            ax1.set xlabel(xlab)
            ax1.set ylabel(ylab)
            plt.savefig(f'sweep_{i}_{j}_{k}.png')
            ax1.clear()
```

Ejemplo







```
Librería estática de C++
                                  Los módulos del usuario
#include "halcon.hpg
                                    heredan de module
template<typename T, size_t N>
class ShiftRegister : public Module
private:
    /* Register array */
    Register<double, N> r array { 0 };
public:
                                    La descripción de un
    ShiftRegister();
                                   módulo implica definir
                                     cuatro funciones
    /* Behavior */
    void Init() override;
    void Connect() override:
    void RunClockMaster() override:
    /* Ports */
    Input<Clock> i clock;
    Input<T> i signal;
    Output<T> o signal;
```



```
Librería estática de C++
#include "halcon.hpg
template<typename T, size_t N>
class ShiftRegister : public Module
private:
                                  Arreglo de registros
    /* Register array */
    Register<double, N> r array { 0 };
public:
    ShiftRegister();
    /* Behavior */
    void Init() override;
    void Connect() override;
    void RunClockMaster() override;
    /* Ports */
    Input<Clock> i clock;
                              Los módulos se conectan
    Input<T> i signal;
                               mediante puertos de tipo
                                   Input y Output
    Output<T> o signal;
```



```
template<typename T, size t N>
ShiftRegister<T, N>::ShiftRegister()
   /* Registers */
   REFLECT(r_array);
   /* Ports */
   REFLECT(i_signal);
   REFLECT(o signal);
template<typename T, size t N>
void ShiftRegister<T, N>::Init()
   /* pass */
                                          Define la sensibilidad
template<typename T, size t N>
                                        del arreglo de registros
void ShiftRegister<T, N>::Connect()
   /* Register on clock positive edge */
   i clock->RegisterOnPositiveEdge(this, r array);
   /* Output Port */
                                         Conecta el puerto de
   o_signal << r_array.o[N - 1]; - salida a la salida del último
                                          registro del arreglo
template<typename T, size t N>
void ShiftRegister<T, N>::RunClockMaster()
   for(size t i { 1 }; i < N; ++i)
       r array.i[0] = i signal;
```



La propagación de señales de tiempo "discreto" se hace **automáticamente**

```
template<typename T, size t N>
ShiftRegister(T, N>::ShiftRegister()
    /* Registers */
    REFLECT(r array);
    /* Ports */
    REFLECT(i signal);
    REFLECT(o signal);
template<typename T, size t N>
void ShiftRegister<T, N>::Init()
    /* pass */
template<typename T, size t N>
void ShiftRegister<T, N>::Connect()
    /* Register on clock positive edge */
    i_clock->RegisterOnPositiveEdge(this, r_array);
    /* Output Port */
    o_signal << r_array.o[N - 1];
template<typename T, size_t N>
void ShiftRegister<T, N>::RunClockMaster()
                                             Define la propagación 1
    for(size t i { 1 }; i < N; ++i)</pre>
                                             de señales de tiempo
                                                    "continuo"
        r array.i[i] = r array.o[i - 1];
    r array.i[0] = i signal;
```

```
class Root : public Simulator
public:
private:
    /* User methods */
    void Init() override;
                                         La descripción de un
    void Connect() override;
                                          simulador implica
    void Iteration() override:
                                        definir cinco funciones
    bool ContinueRunning() override;
    void Terminate() override;
    /* Variables */
    long double fs hz { 100e3 };
    unsigned int n samples { 100 }:
    /* Clocks */
    Clock clk:
    /* Modules */
    SinGenerator u sin gen:
    ShiftRegister<double, 4> u shift reg;
```

```
void Simulator::Run()
                                             Init() v Connect() se
   /* Global initialization */
                                             llaman al inicio de la
   Initialize(settings_file); 4
                                                  simulación
   /* Main loop */
       scheduler.UpdateNextClocks();
       cmd handler.Run(scheduler.next clocks);
       if(cmd_handler.sets.size())
           setter.Run(cmd handler.sets);
       scheduler.RunClocks():
                                            Iteration() se eiecuta en
       if(cmd handler.logs.size())
                                           todos los flancos de todos
                                            los clocks del simulador
           logger.Run(cmd handler.logs):
       Iteration():
                                          ContinueRunnina() define el
       iteration counter++:
                                               fin de la simulación
     while (ContinueRunning()):
   /* End process */
   cmd handler.Terminate();
   logger.Terminate(cmd handler.logs, cmd handler.flogs):
  Terminate();

Terminate() se llaman al final
                               de la simulación
                                                                   Daiseiro
```

```
Conexión de puertos e inicialización de
class Root : public Simulator
                                                                   variables de top level
public:
    Root();
                                                          void Root::Connect()
private:
                                                                /* Independent Clock */
    /* User methods */
                                                                clk.i frequency hz << fs hz;
  void Init() override:
                                                                clk.i_phase_deg.SetData(0);
    void Connect() override;
                                                                clk.i division factor num.SetData(1):
    void Iteration() override;
                                                                clk.i division factor den.SetData(1);
    bool ContinueRunning() override;
    void Terminate() override;
                                                                /* Module ports */
                                                                u sin gen.i clock << clk;
                                                                u shift reg.i clock << clk;
    /* Variables */
                                                                u_shift_reg.i_signal << u_sin_gen.o_sin;</pre>
    long double fs hz { 100e3 };
    unsigned int n samples { 100 };
    /* Clocks */
                                                         → void Root::Init()
    Clock clk:
                                                                std::cout << "-- Simulation started\n";</pre>
    /* Modules */
    SinGenerator u sin gen:
    ShiftRegister<double, 4> u shift reg;
};
```

```
class Root : public Simulator
                                                               void Root::Iteration()
                                                                   if(!(GetIterationCounter() % 100))
public:
    Root():
                                                                       std::cout << "-- Iteration : "
private:
                                                                                << GetIterationCounter() << "/" << n_samples
                                                                                << std::endl;
    /* User methods */
    void Init() override;
    void Connect() override;
                                                               bool Root::ContinueRunning()
    void Iteration() override;
                                                                   return GetIterationCounter() <= n samples;</pre>
   bool ContinueRunning() override;
   void Terminate() override;
                                                               void Root::Terminate()
    /* Variables */
    long double fs hz { 100e3 };
                                                                   std::cout << "-- Simulation finished\n";</pre>
    unsigned int n samples { 100 };
    /* Clocks */
    Clock clk;
    /* Modules */
    SinGenerator u sin gen;
    ShiftRegister<double, 4> u shift reg;
```



Q&A

