

Arquitectura de Microprocesadores Introducción a SIMD

Mg. Ing. Facundo Larosa Lic. Danilo Zecchin Carrera de Especialización en Sistemas Embebidos

Temario

- Contexto: DSP
- Definiciones SIMD
- Tipos de datos
- ISA
- Ejemplo

DSP (Digital Signal Processing)

El procesamiento digital de señales (DSP, por sus siglas en inglés) es la manipulación matemática de una señal digital para diferentes fines:

- Filtrar la señal, atenuando el ruido fuera de la banda pasante o interferencias
- Detectar si una señal está presente dentro de otra (por ejemplo, en una señal de radar, en el reconocimiento de voz, en ciertas modulaciones, etc.)
- Extraer información de la señal a través de un dominio transformado (por ejemplo, aplicando la FFT)
- ¡Entre muchas otras!

Empecemos con un ejemplo: filtro digital

Si tenemos la señal discreta x[n] y queremos aplicarle un filtro definido por su respuesta al impulso h[n], bastará con aplicar la operación de convolución discreta:

$$y[n] = x[n] * h[n] = \sum_{k=-\infty}^{\infty} x[k] \cdot h[n-k]$$

Donde y[n] es la señal filtrada.

Vemos que para aplicar el filtro, bastará con realizar una **sumatoria de productos**. Así, un procesador que provea soporte para realizar esta operación deberá procesar eficientemente una **sumatoria de productos**.

SIMD - Introducción


- SIMD = "Single Instruction Multiple Data"
- Una instrucción SIMD procesa múltiples datos en una única operación
- Cortex M4, a diferencia de M3, incluye soporte para instrucciones SIMD.
- Complementan a las instrucciones de aritmética saturada para el procesamiento DSP

Instrucciones escalares

 Una instrucción de suma ordinaria (no SIMD) realiza la suma de dos escalares:

Instrucciones SIMD

 Una instrucción de suma múltiple (SIMD) realiza la suma de dos vectores:



SIMD - Tipos de datos

Los registros se pueden interpretar como vectores para realizar operaciones múltiples:




FIGURE 5.13

Various possible SIMD data representations in a 32-bit register

SIMD - ISA

Table 5.49 SIMD Instructions							
Prefix Operation (see next table)	S ¹ Signed	Q ² Signed Saturating	SH ³ Signed Halving	U ¹ Unsigned	UQ ² Unsigned Saturating	UH ³ Unsigned Halving	
ADD8	SADD8	QADD8	SHADD8	UADD8	UQADD8	UHADD8	
SUB8	SSUB8	QSUB8	SHSUB8	USUB8	UQSUB8	UHSUB8	
ADD16	SADD16	QADD16	SHADD16	UADD16	UQADD16	UHADD16	
SUB16	SSUB16	QSUB16	SHSUB16	USUB16	UQSUB16	UHSUB16	
ASX	SASX	QASX	SHASX	UASX	UQASX	UHASX	
SAX	SSAX	QSAX	SHSAX	USAX	UQSAX	UHSAX	

¹GE bits updates.

²Q bit is set when saturation occurs.

³Each data in the SIMD operation result is divided by 2 in Signed Halving (SH) and Unsigned Halving (UH) operations.


SIMD - ISA

Table 5.50 Base Operations for SIMD Instructions					
Operation	Descriptions				
ADD8	Add 4 pairs of 8-bit data				
SUB8	Subtract 4 pairs of 8-bit data				
ADD16	Add 2 pairs of 16-bit data				
SUB16	Subtract 2 pairs of 16-bit data				
ASX	Exchange half-words of the second operand register, then add top half-words and subtract bottom half-word				
SAX	Exchange half-words of the second operand register, then subtract top half-words and add bottom half-word				

SIMD - ISA


Table 5.51 Additional SIMD Instruction				
Operation	Descriptions			
USAD8 USADA8	Unsigned Sum of Absolute Difference between 4 pairs of 8-bit data Unsigned Sum of Absolute Difference between 4 pairs of 8-bit data and Accumulate			
USAT16 SSAT16 SEL	Unsigned saturate 2 signed 16-bit values to a selected unsigned range Signed saturate 2 signed 16-bit values to a selected unsigned range Select Byte from first or second operand based on GE flags			

Ejemplo I: xADD16



Fuente: http://infocenter.arm.com/help/index.jsp?topic=/com.arm.doc.dui0553a/CHDDFBDI.html


Ejemplo II: xQSUB8



Fuente: http://infocenter.arm.com/help/index.jsp?topic=/com.arm.doc.dui0553a/CHDDFBDI.html

Ejemplo III: SMUAD/SMUSD

Q = 1 si la suma desborda La multiplicación <u>no puede desbordar</u>



Fuente: http://infocenter.arm.com/help/index.jsp?topic=/com.arm.doc.dui0553a/CHDDFBDI.html

Hagamos un ejercicio...

Supongamos que tenemos dos señales representadas por dos vectores discretos:

Queremos "combinar" ambas señales para formar una nueva señal Z[n]:

$$Z[n]=\frac{1}{2}(X[n]+Y[n])$$

Vamos a implementar el algoritmo de diferentes maneras, para luego comparar la performance:

- En C
- En assembler, con instrucciones ordinarias
- En assembler, con instrucciones SIMD

Función en C

```
void fusion c (uint16 t * salida, uint16 t * s1, uint16_t * s2, uint16_t cant)
    uint32 t i;
    for (i=0; i < cant; i++)
         *(salida+i) = (*(s1+i) + *(s2+i))/2; //salida[i] = (s1[i] + s2[i]) /
2;
```

s2: Es el puntero a la señal (vector) 2 : Ysalida: Es el puntero a la señal de salida combinada : Zcant: Es la longitud de las señales (vectores)*/

/* **s1:** Es el puntero a la señal (vector) 1 : X

Función en assembler con instrucciones ordinarias

```
#define salida r0
#define s1 r1
#define s2 r2
#define cant r3
Fusion asm:
    push \{r4-r5, lr\}
    sub cant, 1
Lazo:
    ldrh r4, [s1, cant, LSL 1]
    ldrh r5, [s2, cant, LSL 1]
    add r5, r4
    asr r5,1 //Shift 1 bit a derecha
    strh r5, [salida, cant, LSL 1]
    subs cant, 1
    bpl Lazo //Saltamos si es positivo o cero
    pop \{r4-r5, pc\}
```

Función en assembler con instrucciones SIMD

```
#define salida r0
#define s1 r1
#define s2 r2
#define cant r3
fusion simd:
    push \{r4-r5, lr\}
    asr cant, 1
    sub cant, 1
Lazo:
    ldr r4, [s1, cant, LSL 2]
    ldr r5,[s2,cant,LSL 2]
    uhadd16 r5, r5, r4
    str r5, [salida, cant, LSL 2]
    subs cant, 1
    bpl Lazo //Saltamos si es positivo o cero
    pop \{r4-r5, pc\}
```

Comparación

```
#define salida r0
#define salida r0
                                                 #define s1 r1
#define s1 r1
                                                 #define s2 r2
#define s2 r2
                                                 #define cant r3
#define cant r3
                                                 fusion simd:
Fusion asm:
    push \{r4-r5, lr\}
                                                     push \{r4-r5,lr\}
     sub cant, 1
                                                     asr cant,1
Lazo:
                                                     sub cant, 1
     ldrh r4, [s1, cant, LSL 1]
                                                Lazo:
     ldrh r5, [s2, cant, LSL 1]
                                                     ldr r4, [s1, cant, LSL 2]
    add r5,r4
                                                     ldr r5, [s2, cant, LSL 2]
    asr r5,1
                                                     uhadd16 r5, r5, r4
     strh r5, [salida, cant, LSL 1]
                                                     str r5, [salida, cant, LSL 2]
     subs cant, 1
                                                     subs cant, 1
    bpl Lazo
                                                     bpl Lazo
    pop \{r4-r5, pc\}
                                                     pop \{r4-r5, pc\}
```