


ERA Tutorium 7


Leopold Cario	<u>Termin:</u>	<u>Raum:</u>	<u>Zulip:</u>
	· Mittwoch 10:00	03.13.010	ERA Tutorium - Mi - 1000 - 1
	· Donnerstag 12:00	00.08.059	ERA Tutorium - Do - 1200 - 1

Multiplizierer:

1 0 1 1 * 0 1 0 1	11*5
0 0 0 0	
1 0 1 1	
0 0 0 0	
1 0 1 1	
1	
0 1 1 0 1 1 1	55



ALU:



Lehrstuhl für
Rechnerarchitektur & Parallele Systeme
Prof. Dr. Martin Schulz
Dominic Prinz
Jakob Schäffeler

Lehrstuhl für
Design Automation
Prof. Dr.-Ing. Robert Wille
Stefan Engels
Benjamin Hien

Einführung in die Rechnerarchitektur

Wintersemester 2025/2026

Übungsblatt 7: Multiplizierer und Sequenzielle Logik 01.12.2025 – 05.12.2025

1 Multiplizierer für Binärzahlen im Zweierkomplement

In der Vorlesung wurden Multiplizierer vorgestellt, die zwei vorzeichenlose (unsigned) Zahlen multiplizieren. Ziel dieser Aufgabe ist es einen Multiplizierer zu entwerfen, der zwei vorzeichenbehaftete (signed) Zahlen multipliziert. Dabei soll „das Rad nicht neu erfunden werden“, sondern bereits bekannte Komponenten genutzt werden.

- a) Entwerfe einen Multiplizierer in **Digital**, der zwei vorzeichenbehaftete (signed) 4-Bit Binärzahlen im Zweierkomplement multipliziert. Die Schaltung hat zwei 4-Bit Inputs A und B und einen 8-Bit Ausgang $Y := A \cdot B$. Verwende hierzu ausschließlich einen 4-Bit unsigned Multiplizierer, eine beliebige Anzahl Addierer beliebiger Bit-Breiten, sowie elementare Gatter.

Hinweis: $|A \cdot B| = |A| \cdot |B|$ und $\text{sign}(A \cdot B) = \text{sign}(A) \cdot \text{sign}(B)$


- b) (*Bonus*) Seien A und B beliebige n -Bit vorzeichenbehaftete (signed) Zahlen. Seien A_u und B_u die Werte, die sich ergeben, wenn man die Inputs A und B als vorzeichenlose (unsigned) Zahlen interpretieren würde, z.B. für $A = -3_{10} = 1101_2$ wäre $A_u = 13$. Zeige folgende Identität:

$$A \cdot B = A_u \cdot B_u + 2^n \cdot (-a_{n-1}B_u - b_{n-1}A_u) + a_{n-1} \cdot b_{n-1} \cdot 2^{2n}$$

Hinweis: Für n -Bit vorzeichenbehaftete Zahlen x gilt: $x = -x_{n-1}2^{n-1} + \sum_{i=0}^{n-2} x_i 2^i$


Speichern:

RS-Latch




R	S	Q(t+1)	$\neg Q(t+1)$	Verhalten
0	0	Q(t)	$\neg Q(t)$	Speichern
1	0	0	1	Rücksetzen
0	1	1	0	Setzen
1	1	?	?	?

D-Latch



transparent

D-Flipflop



taktfkantengesteuert


- c) (*Bonus*) Entwerfe einen signed Multiplizierer in **Digital**, der A und B direkt in den unsigned Multiplizierer leitet und das Ergebnis im Anschluss korrigiert. Verwende hierzu ausschließlich einen 4-Bit unsigned Multiplizierer, zwei 4-Bit Addierer, sowie elementare Gatter.

Hinweis: Nutze Teilaufgabe b) und schneide überlaufende Bit ab


2 Wellenformen

Vervollständige die Wellenformen für folgende Speicherbausteine.

- a) RS-Latch (Realisierung mit NOR)



- b) D-Latch



- c) Taktflankengesteuertes D-Flipflop (fallende Flanke)

