

Y = B'C + A, armada en protoboard

3 variables (A, B, C) · 1 salida(s)

▼ Como leer este documento

Cada **salida** se minimiza por separado con el metodo de Quine-McCluskey (exacto, maneja don't cares). Se calculan tres caminos y se elige el mas barato por numero de compuertas:

- **SOP** (suma de productos): compuertas AND hacia una OR.
- **POS** (producto de sumas): compuertas OR hacia una AND.
- **XOR/XNOR**: cuando la funcion es la paridad de un grupo de variables, suele ser la realizacion mas economica.

En el **mapa de Karnaugh** cada grupo va en un color y su termino aparece en la leyenda. Las celdas **amarillas** son don't cares. La seccion **Terminos reutilizables** y el **Circuito completo sugerido** muestran las compuertas que pueden compartirse entre salidas para ahorrar componentes. Las ecuaciones salen tambien en varios lenguajes, con boton para copiarlas.

Tabla de verdad copiar tabla

#	A	B	C	Y
0	0	0	0	0
1	0	0	1	1
2	0	1	0	X
3	0	1	1	0
4	1	0	0	1
5	1	0	1	1
6	1	1	0	1
7	1	1	1	X

Comparativa de componentes

Suma por salida (sin contar el ahorro de las compuertas compartidas, que se ve en el circuito combinado). Gana la estrategia con menos compuertas.


Estrategia	Compuertas	Literales	
Solo SOP	2	3	★ mejor
Solo POS	3	4	
Mezcla (mejor por salida)	2	3	

► Ver todos los terminos (SOP y POS por salida)


Salida Y

SOP: $Y = B'C + A$ (2 comp, 3 lit)
POS: $Y = (B' + C')(A + C)$ (3 comp, 4 lit)
★ Mejor por costo: **SOP** → $Y = B'C + A$

K-map SOP




Circuito SOP



Armado en protoboard beta

En beta: la lista de cables esta verificada contra la tabla de verdad, pero nadie lo ha armado todavia en una mesa de verdad. Comprueba antes de conectar la fuente.

Realizacion en SOP, modo **fiel**, extremos **led. 3 encapsulado(s)**: 7404 ×1, 7408 ×1, 7432 ×1.



Los cables que entran a una misma compuerta van del mismo color. Las salidas del circuito llevan el suyo (uno por salida).

Lista de cables


De aquí se arma: cada renglon es un cable. Los pines de VCC y GND van a los rieles, no estan en esta lista.

Nodo	De	A
A	U3-2	SW1-1
B	U1-1	SW2-1
C	U2-2	SW3-1
G1	U1-2	U2-1
G2	U2-3	U3-1
GND	U1-7	U2-7
GND	U1-7	U3-7
GND	U1-7	U3-4
GND	U1-7	U3-5
GND	U1-7	U3-9
GND	U1-7	U3-10
GND	U1-7	U3-12
GND	U1-7	U3-13
GND	U1-7	D1-2
VCC	U1-14	U1-3
VCC	U1-14	U1-5
VCC	U1-14	U1-9
VCC	U1-14	U1-11
VCC	U1-14	U1-13
VCC	U1-14	U2-14
VCC	U1-14	U2-4
VCC	U1-14	U2-5
VCC	U1-14	U2-9
VCC	U1-14	U2-10
VCC	U1-14	U2-12
VCC	U1-14	U2-13
VCC	U1-14	U3-14
Y	U3-3	R1-1
Y@1ed	R1-2	D1-1

Circuito completo sugerido

Realizacion en SOP de todas las salidas, con las compuertas de termino compartidas (los atajos). Para una salida donde convenga otra forma, revisa su circuito individual de arriba.

Compuerta	Termino	Usada en
G1	B ' C	Y



Ecuaciones en varios lenguajes

Cada bloque trae todas las salidas en ese lenguaje; el boton copia el bloque completo.

Matematico copiar Matematico

```
Y = B'C + A
```

Verilog copiar Verilog

```
assign Y = (~B & C) | A;
```

VHDL copiar VHDL

```
Y <= (not B and C) or A;
```

ABEL[copiar ABEL](#)

```
Y = (!B & C) # A;
```

Logisim[copiar Logisim](#)

```
Y = ~B C + A
```

C[copiar C](#)

```
bool Y = (!B && C) || A;
```

Python[copiar Python](#)

```
Y = (not B and C) or A
```

LaTeX[copiar LaTeX](#)

```
Y = \overline{B}C + A
```