

## 研究与设计

# 用维持阻塞型 D 触发器设计高性能去抖电路

刘 敏 谈 进

(上海第二工业大学计算机与信息学院 上海 201209)

**摘 要:** 利用维持阻塞型 D 触发器,能够设计性能更好的去抖电路。这里所指的性能更好,是相对于以 RS 与非门触发器为主要部件的去抖电路而言。这种去抖电路具有速度快、可扩充性好等一系列优点。对于某些缺少硬件去抖电路的 EDA 设备,可以用插入软件的方法有效地解决抖动的干扰。

**关键词:** 去抖电路 维持阻塞型 D 触发器 RS 与非门触发器 EDA 高性能

## Design of high performance de twitter circuit by using D trigger

Liu Min Tan Jin

(Shanghai Second Polytechnic University, Shanghai 201209)

**Abstract:** Compared with de twitter circuit by using RS trigger of logical gates as main components, the D trigger based de twitter circuit provides better performance, such as high speed, scalable and so on. As far as EDA equipment, which is deficient of hardware de twitter, is concerned, twitter problem can be effectively solved by using insert software.

**Keywords:** de twitter circuit, D trigger, RS logical trigger, EDA, high performance.

## 0 引 言

维持阻塞型 D 触发器(DDF)具有不受时钟信号控制的异步预置端和清零输入端,因此具有快速反应的“即时”作用。本文论述的是可以利用 DDF 清零输入段即时性,设计更为高效、可靠和灵活的去抖电路,并结合 ALTEAR 的 MAX+plusII 平台图形输入方式给出具体的设计方法和仿真结果。本设计不仅具有实用参考价值,而且能有效弥补由 CPLD 或 FPGA 组成的 EDA 设备缺少硬件去抖电路的缺陷。

## 1 确定取样频率

由于按键大多是机械开关结构,在临界点会产生来回跳动的杂波,直接输入这样的信号可能会产生一次以上的误动作,如图 1 所示。

如果调整取样频率,加大时间间隔,即可改善弹跳的影响,如图 2 所示。但这个间隔又不可能太大,否则可能会丢失有用的信号。




图 1 弹跳现象产生错误的抽样结果




图 2 调整抽样频率后得到的抽样结果

因为一般人的按键速度至多是 10 次/秒,亦即一次按键时间是 100ms,所以按下的时间可估算为 50ms。如果取样信号定为 8ms,则可取样到 6 次。而不稳定的噪音一般在 4ms 范围之内,所以至多只抽到一次。由于通常将电路的工作频率,如扫描电路和显示电路,定在 24Hz 左右,所以将消除弹跳取样频率定在 125Hz 比较恰当。

作者简介:

谈 进(1954-),男,高级工程师,1982年毕业于安徽大学物理系。主要从事于 EDA、PLC、微型计算机和单片机的教学和研究。

2 维持阻塞型去抖电路组成原理

去抖电路组成如图3所示。




图3 维持阻塞型去抖电路原理图

其中A和B两个维持阻塞型D触发器是电路的主体部分,此电路主要是利用A和B的置零端,输入按键信号,获取抽样结果。另外由两个非门、一个与门和其间的D触发器组成的是微分电路,用于抽样结果的处理,使得对每一次有效的按键采样,都锁定在一个时钟信号的宽度。

此电路的基本原理是,当按键信号到来时,如果能取到两个以上连续的取样信号,对应于第一个取样信号上升沿,A的输出端置1,对应的B的输入端也被置1,为下一次上升沿到来时B输出1提供条件。当B的输出端为1时,需要等到第三个上升沿到来,C的输出端将从1跳变为0,在微分电路输出端,将获得一个取样脉冲周期宽度的方波信号。由于A和B的置零端不受取样时钟信号控制,是立即起作用的异步信号输入端,所以按键输入信号应保持到第三个上升沿的到达之时。

以上论述可以用波形仿真图进一步说明。首先,用MAX+plusII平台图形输入功能输入仿真图,如图4所示。




图4 维持阻塞型去抖电路图形输入原理图

编译后编辑仿真波形图文件,执行后仿真后得到仿真图如图5所示。




图5 维持阻塞型去抖电路原理图仿真波形图

图5中在220ns处和470ns处以及590ns处维持阻塞型D触发器置0和置1的“即时”作用清晰可见。

3 与RS触发器去抖电路对比

由图3和图6的对比可以看出,两种电路的优劣对比已清楚。RS不仅增加元件的数量,显得电路更加复杂,而且其输出仅取决于两个连续的取样脉冲,并且输出结果慢一个脉冲周期。这一结论也可利用仿真波形图更形象地了解到。在输入如图7所示的RS触发器去抖电路后进行编译。




图6 RS触发器型去抖电路原理图

编译成功后再编辑仿真波形图,运行模拟器,进行时序模拟,得到波形图8。图8中的输出明显比图5慢一个时钟节拍。




图 7 RS 触发器型去抖电路图形输入原理图




图 8 RS 触发器型去抖电路原理图仿真波形图




图 9 增加一个触发器的维阻型去抖电路图形输入原理图




图 10 增加一个触发器的维持阻塞型去抖电路入原理图仿真波形图

4 维持阻塞型去抖电路的另一个优势

维持阻塞型的另一个有价值的优势是它所具有的“扩容”性。由于现实中各种情况都有可能发生,比如不经意的抖动或瞬间的犹豫,大大增加判断有效按键信号的复杂性和难度。为增加可靠性,用增加连续取样脉冲个数来判断按键信号,是一个有效的方法。在维持阻塞型电路里,只要增加维持阻塞触发器个数即可。这在利用 MAX+plusII 平台图形输入方式设计或 VHDL 语言设计时也很容易做到,在此给出前述维持阻塞型再增加一个脉冲实例。编辑并输入图 9 电路。

编译成功后编辑仿真波形图,进行时序模拟后,得到波形图,图 10。

与图 5 对比,容易看出图 10 增加一个取样脉冲。

但 RS 去抖电路却不能依法模仿,增加普通的 D 触发器个数,只能是增加输出的延长时间而已,同样可以用图形输入方式设计和仿真验证这一点。首先输入图 11。

编译并仿真波形后,可得波形图,如图 12 所示。

将图 12 中的波形与图 8 对比,不难看出在 RS 电路中增加 D 触发器数量,并不能增加有用信号的取样脉冲个数,而且延长电路输出的反应时间。




图 11 增加一个触发器的 RS 型去抖电路图形输入原理图




图 12 增加一个触发器的 RS 型去抖电路原理图仿真波形图

## 5 结束语

通过上述分析和仿真波形图的比较,维持阻塞型 D 触发器去抖电路的优势显而易见,即反应速度快、线路简单、可扩充性好,更重要的是,增加维持阻塞型 D 触发器数量可以扩展取样脉冲个数,这对于判断复杂情况下的有用信号非常有用。由此可得的重要结论是,这个优势的建立基础是维持阻塞型 D 触发器置零端的异步即时作用。这就是本文目的所在。

\*\*\*\*\*

# 扩展 VXI 仪器系统的 LXI 零槽接口

VXI 科技最近推出 EX2500 LXI VXI 千兆位以太网零槽接口模块,使原有大量的 LXI 仪器系统能够接入 VXI 仪器网络内,而且提供高速的 1Gb/s 传输率。

EX2500 完全与 VXI pnp 即插即用规范兼容,并且执行 VISA 标准作为应用程序接口的通信层,它的 VISA 标准 I/O 库与 VISA 版本无缝集成,简化 EX2500 在 VXI 环境下的安装,无需对代码作修改。EX2500 作为 VXI 仪器系统的零槽控制器,电源接通后自动执行 VXI 资源管理器的功能,进入嵌入式 Web 网接口和系统状态,包括 IP 配置、逻辑地址、存储器空间、VXI 硬件安装等操作,在 LXI 标准的 HTML 网页上可浏览到各种相关信息,使 VXI 仪器系统集成到 LXI 仪器网内。LXI VXI 千兆位以

## 参考文献

- [1] 鲍可进. 数字逻辑电路设计[M]. 北京: 清华大学出版社, 2004.
- [2] [美] James Bignell. 数字电子技术[M]. 北京: 科学出版社, 2005.
- [3] 张顺兴. 数字电路与系统设计[M]. 南京: 东南大学出版社, 2004.
- [4] 高吉祥. 数字电子技术[M]. 北京: 电子工业出版社, 2003.
- [5] 厚伯亨. VHDL 硬件描述语言与数字逻辑电路设计[M]. 西安: 西安电子科技大学出版社, 2003.
- [6] 李广军. VHDL 实用教程[M]. 成都: 电子科技大学出版社, 2001.
- [7] 黄智伟. FPGA 系统设计与实践[M]. 北京: 电子工业出版社, 2005.
- [8] 王道宪. CPLD/FPGA 可编程逻辑器件应用与开发[M]. 国防工业出版社, 2004.
- [9] 东方人华. MAX+PLUS II 入门与提高[M]. 北京: 清华大学出版社, 2004.
- [10] 杨刚. 现代电子技术 - VHDL 与数字系统设计[M]. 北京: 电子工业出版社, 2004.

太网零槽接口模块具有如下特点:

- 与 VXI 标准 1.4, 2.0 和 3.0 版本兼容, 存取地址空间为 A16/A24/A32;
- 资源管理器的 CPU 采用奔腾芯片, 256MB 的 DDR SDRAM 内存(可扩充至 2GB, Nindows OS);
- 以太网协议使用 TCP/IP 和 VXI-11;
- CLK10 时钟稳定度  $\pm 50\text{ppm}$ , 测控晶振源;
- 最高传输率 40MB/s, 数据块传送;
- 触发支持 VXI TTLO-7 和 LXIO-7, 前面板输入 TRIG IN/TRIG OUT;
- 电缆连接, 器件至器件为 100M(铜缆), 器件至器件为 10KM(光纤);
- 模块尺寸, C 形单槽, 具有零插槽即插即用功能。

(李华 供稿)