Politechnika Wrocławska Wydział Elektroniki

Projekt Uklady Cyfrowe i Systemy Wbudowane 2

"Kalkulator bcd - PS2"

Autorzy: Prowadzący zajęcia: Leszek Ostek Dr inż. Jaroslaw Sugier

Indeks: 249439

E-mail: 249439@student.pwr.edu.pl

Grzegorz Kuchta Indeks: 248861

E-mail: 248861@student.pwr.edu.pl

Ocena pracy:

SPIS TREŚCI SPIS RYSUNKÓW

Spis treści

1	Wst		4
	1.1	$1 \cdot \mathbf{J}$	4
	1.2	Opis używanych interfejsów, protokołów oraz algorytmów	4
	1.3	Krótki opis sprzętu i użytych narzędzi	4
0	D	- 1-42221-11	4
2			4
	2.1	0	4
	2.2		5
	2.3	Hierarchia modułów	6
3	Mod	duly projektu i ich funkcje	6
	3.1		6
		_	6
			8
	3.2	V	8
	J	_	8
			9
	3.3		0
	0.0		1
		3.3.2 Testy	
	3.4	V	2
	0.1		2
			4
	3.5	V	4
	5.5	3.5.1 kod i omowienie	
		3.5.2 testy	·U
4	Imp	olementacja systemu 1	6
	4.1	Połączenie modułów	6
	4.2	Test systemu	7
	4.3	Implementacja	7
5	Pos	dumowanie 1	8
Sı	ois r	ysunków	
	1	Ogólny schemat kalkulatora	5
	2		5
	3		6
	4	- v	6
	5		8
	6		8
	7	-	9
	1	1 52_Kod Symulacja benawioralia	9

SPIS TABEL SPIS TABEL

8	Schemat sumatora BCD	0
9	Kod modułu sumatora	1
10	Test dla przeniesienia wejściowego równego 1	$^{L}2$
11	Test dla przeniesienia wejściowego równego 0	2
12	Kod modułu subtraktora	3
13	Test dla pożyczki wejściowej równej 0	4
14	Test dla pożyczki wejściowej równej 1	4
15	Moduł kalkulatora	4
16	Symulacja behawioralna kalkulatora	6
17	circuit.sch	6
18	Test systemu	7
19	Wynik implementacji	17

Spis tabel

1 Wstęp

1.1 Cel i zakres projektu

Temat: "Kalkulator PS2 w kodzie BCD".

Cel projektu: Implementacja sterownika PS2 oraz modulow sumatora i subtraktora w kodzie BCD. Wspomniane moduły mają być składowymi projektu kalkulatora, który ma być dostępny przy pomocy klawiatury PS2.

1.2 Opis używanych interfejsów, protokołów oraz algorytmów

PS2 (port komunikacyjny) - Do komunikacji z zaprojektowanym układem użyto interfejsu szeregowego PS2 [5]. Użytkownik musi posiadać klawiaturę PS2, która komunikuje się z układem przy pomocy *PS2 Scan Codes* [4].

Sumator i subtraktor - Elementy działają na liczbach 4 bitowych w kodzie BCD. Sumator kodu BCD [2], pobiera na wejściu 2 magistrale 4 bitowe symbolizujące liczby kodu BCD (zakres 0-9) oraz pojedynczy bit symbolizujący przeniesienie z sumatora bitu o 1 młodszego. Wyjściami tego modułu jest magistrala 4 bitowa odwzorowująca sumę na danej pozycji oraz 1 bitowe przeniesienie na starsza o 1 pozycję. Subtraktor [3] działa analogicznie, w tym że zamiast przeniesienia wejściowego pobiera 1 bitową pożyczkę na tej pozycji oraz na wyjściu zamiast przeniesienia na starszą pozycję otrzymujemy pożyczkę na starszej pozycji. Z racji, że jest to subtraktor kodu BCD nie obsługuje on liczb ujemnych, więc korzystanie z subtraktora może się odbywać tylko w przypadku odejmowania liczby mniejszej, bądź równej odejmowanej.

1.3 Krótki opis sprzetu i użytych narzędzi

Środowisko - ISE Design Suite 14.7 [6]. Środowisko pozwala na tworzenie i testowanie układów w języku VHDL.


Moduł - Spartan 3E [1]. Płytka pozwalaja na obsługe układów FPGA.

Klawiatura PS2 - Aby móc komunikować się z układem należy użyć klawiatury z portem PS2.

2 Przedstawienie układu


2.1 Struktura ogólna

Rysunek~1 przedstawia uproszczony schemat kalkulatora. Przetwarza on informacje w sposób akumulacyjny, czyli wynikiem aktualnym jest $Result=Result\pm Value$. Dekoder tłumaczy znak z modułu $PS2_Kbd$ na 4-bitową liczbe binarną, która trafia do 16-bitowego rejestru przesuwnego. Wartość z rejestru przesuwnego jest dodawana, bądź odejmowana od aktualnego wyniku. Całością zarzadza maszyna stanów kalkulatora.



Rysunek 1: Ogólny schemat kalkulatora


2.2 Schemat szczytowy



Rysunek 2: Moduł szczytowy

Rysunek~2 przedstawia szczytowy schemat projektu. Jest to moduł typu Schematic, a w projekcie plik circuit.sch . Wybrano typ Schematic, ponieważ bardzo dobrze sprawdza się w łączeniu kluczowych komponentów systemu, gdyż bardzo dobrze widać na nim poszczególne elementy.


2.3 Hierarchia modułów



Rysunek 3: Drzewo projektu

3 Moduly projektu i ich funkcje

3.1 PS2 rx




Rysunek 4: Moduł PS2 Rx

PS2_Rx [7] to moduł znajdujący się wewnątrz odbiornika PS2_Kbd. Jego zadaniem jest przerobić sygnał szeregowy $PS2_Data$, sygnalizowany sygnałem $PS2_Clk$, na 8-bitowy sygnał równoległy, sygnalizowany sygnałem DO_Rdy .

3.1.1 kod i omowienie

```
-- Maszyna stanow
process (Clk Sys, state, data reg, parity check, clk reg)
begin
next state <= state;</pre>
case state is
— Clk reg to 2 bitowy rejestr do ktorego jest zapisywany
-- przesuwnie sygnal z ps2 clk.
    Warunek w operacji if sprawdza zbocze rosnace
when waiting =>
        if clk reg(0) = '0' and clk reg(1) = '1' then
                 next state <= reset;</pre>
        end if;
— Po zresetowaniu zatrzynamy obierac
when reset =>
        next state <= receive;</pre>
— Operacja if sprawdza czy w rejestrze przesuwnym
-- wystapila pelna ramka, jesli tak to przechodzimy
— do sprawdzenia bitu parzystosci
when receive =>
        if data reg(10) = '0' and data reg(0) = '1' then
                 next state <= test;</pre>
        end if;
-- Bit 9 nadany w sygnale szeregowym to bit parzystosci
when test \implies
        if data reg(9) = parity check then
                 next state <= send;
        else
                 next state <= waiting;
        end if;
when send \Rightarrow
        next state <= waiting;
end case;
end process;
— Akcje wykonywane w zaleznosci od stanow
DO Rdy <= '1' when state = send
   else '0':
DO \ll data reg(9 downto 2);
```


3.1.2 testy



Rysunek 5: PS2_Rx symulacja behavioralna

Celem testu było nadanie dwóch bajtów "F0" oraz "81". Jak widać na Rysunek~5, symulacja przebiegła pomyślnie. Bardzo krótkie piki Do_Rdy , widać blisko 1100 us i 2400 us.

3.2 PS2 kbd




Rysunek 6: Moduł PS2 Kbd

PS2_Kbd [7] to moduł w którego wnętrzu znajduje sie odbiornik PS2_Rx. Jego zadaniem jest wykryce bajtu "F0" lub "E0", które może nadać PS2_Rx i w zależności od tego nadanie 1 bitowej flagi (F0 lub E0). Sygnały *DO* i *DO* Rdy są propagowane gdy pojawi się inny kod niż F0 i E0.

3.2.1 kod i omowienie

```
next state <= set E0;
                  else
                            next_state <= send;
                  end if;
         end if;
         when set F0 \Rightarrow
                  next state <= recieve;</pre>
         when set E0 \Rightarrow
                  next state <= recieve;</pre>
         when send=>
                  next state <= reset;</pre>
         when reset \Rightarrow
                  next state <= recieve;</pre>
end case;
-- Poniewaz DO\_rx jest odwrocone, nalezy jeszcze
— dopasowac sie do wejscia kalkulatora odwracajac
— kolejnosc bitow w wyjsciu PS2 Kbd
DO kbd \leq DO rx(0) & DO rx(1) & DO rx(2) & DO rx(3) &
DO rx(4) \& DO rx(5) \& DO rx(6) \& DO rx(7);
```

3.2.2 testy




Rysunek 7: PS2 Kbd symulacja behavioralna

Celem testu było nadanie bajtów "16" z flagą "F0" i "E0", a następnie nadanie czystego bajtu "1e".

3.3 **Sumator**

Schemat sumatora liczb 4 bitowych w kodzie BCD prezentuje sie w sposob nastepujacy :



Black diagram of a BCD adder

Rysunek 8: Schemat sumatora BCD

Zaprezentowany powyzej schemat przeniesiono do modulu adderbcd.vhd, ktory pozwala tworzyc uklady dodajace liczby bitowe dowolnej ilosci.

3.3.1 kod i omowienie

Lista wejść:

- 4 bitowa liczba "a" (zakres 0-9)
- 4 bitowa liczba "b" (zakres 0-9)
- 1 bitowe przeniesienie (zakres 0-1)

Lista wyjść:

- 4 bitowa liczba symbolizująca sumę na danej pozycji (zakres 0-9)
- 1 bitowe przeniesienie na bicie o 1 starszym (zakres 0-1)


Kod modułu sumatora został zaprezentowany poniżej:

Rysunek 9: Kod modułu sumatora

3.3.2 Testy



Rysunek 10: Test dla przeniesienia wejściowego równego 1



Rysunek 11: Test dla przeniesienia wejściowego równego 0

3.4 Subtraktor

Subtraktor kodu BCD, został zaprojektowany strickte z myślą o implementacji w języku vhdl oraz nie posiada schematu w przeciwieństwie do sumatora kodu BCD.

3.4.1 kod i omowienie

Lista wejść:

- 4 bitowa liczba "a" (zakres 0-9)
- 4 bitowa liczba "b" (zakres 0-9)
- 1 bitowa pożyczka (zakres 0-1)

Lista wyjść:

- 4 bitowa liczba symbolizująca różnicę na danej pozycji (zakres 0-9)
- 1 bitowa pożyczka na bicie o 1 starszym (zakres 0-1)

```
1 library IEEE;
    use IEEE.STD LOGIC 1164.ALL;
  2
  3
    use IEEE.NUMERIC STD.ALL;
  4
  5
  6 entity subtractor bcd is
  7
       Port (
                 A : in STD_LOGIC_VECTOR (3 downto 0):= X"0";
 8
                B : in STD_LOGIC_VECTOR (3 downto 0):= X"0";
BORROW_IN: in STD_LOGIC;
 9
 10
                RESULT : out STD LOGIC VECTOR (3 downto 0) := X"0";
 11
                BORROW : out STD_LOGIC:= '0'
12
13
14 end subtractor bcd;
15
16 architecture Behavioral of subtractor bcd is
 17
18 begin
19 process (A, B, BORROW IN)
 20
 21 variable sum_temp : unsigned(4 downto 0);
 22 variable temp_a : unsigned(4 downto 0);
 23
    variable temp a borrow : unsigned(4 downto 0);
 24 variable temp b : unsigned(4 downto 0);
 25
26 begin
       temp_a := unsigned('0' & A);
27
        temp b := unsigned('0' & B);
 28
        temp a borrow := unsigned('0' & A) + 10;
 29
 30
        if(temp_a < temp_b ) then</pre>
             sum_temp := temp_a_borrow - temp_b - ("0000" & BORROW_IN);
31
            BORROW <= '1';
 32
 33
       else
             sum_temp := temp_a - temp_b - ("0000" & BORROW_IN);
 34
             BORROW <= '0';
 35
 36
        end if:
        RESULT <= std_logic_vector(sum_temp(3 downto 0));</pre>
 37
38
39 end process;
40
41 end Behavioral;
```

Rysunek 12: Kod modułu subtraktora

Kod modułu subtraktora został zaprezentowany powyżej.

3.4.2 testy




Rysunek 13: Test dla pożyczki wejściowej równej 0



Rysunek 14: Test dla pożyczki wejściowej równej 1

3.5 Kalkulator



Rysunek 15: Moduł kalkulatora

3.5.1 kod i omowienie

```
— Dekoder, jego zadaniem jest przetlumaczyc kod PS2 na liczbe binarna
DECODE: process(DI)
begin
    case DI is
```

```
when X"45" \Rightarrow number <= X"0"; when X"16" \Rightarrow number <= X"1"; when X"1E" \Rightarrow number <= X"2"; when X"26" \Rightarrow number <= X"3"; when X"25" \Rightarrow number <= X"4"; when X"2E" \Rightarrow number <= X"5"; when X"36" \Rightarrow number <= X"6"; when X"3D" \Rightarrow number <= X"7"; when X"3E" \Rightarrow number <= X"8"; when X"46" \Rightarrow number <= X"9"; when others \Rightarrow number <= X"F";
```

Wrocław, 2021

```
end case;
end process;
ACTIONS: process(Clk Sys)
begin
if(rising_edge(Clk_Sys)) then
case state is
        when waiting =>
        — Przesuwny rejestr, dopisujący aktualna liczbe
        when input =>
         if number < X"A" then
                 current_value(15 downto 4) <= current_value(11 downto 0);</pre>
                 current value (3 downto 0) <= number;
        end if;
        when add \Rightarrow
         final value <= sum;
         current value <= X"0000";
        when sub \Rightarrow
         if current value <= final value then</pre>
                 final value <= subtract;
        end if;
         current value <= X"0000";
        when reset =>
         final value \leq X"0000";
         current value <= X"0000";
        end case;
end if;
end process;
```

3.5.2 testy




Rysunek 16: Symulacja behavioralna kalkulatora

Celem testu było dodanie do zera liczby 66, oraz odjęcie od niej 7. Wynik testu jest poprawny, należy zwrócić uwage że kalkulator reaguje na puszczenie klawisza. Kod "1c" oznacza dodawanie, kod "1b" oznacza odejmowanie.

4 Implementacja systemu

4.1 Połączenie modułów



Rysunek 17: circuit.sch

System został połączony przy pomocy metody Schematic.

4.2 Test systemu



Rysunek 18: Test systemu

Celem testu było dodanie liczby 66 do wyniku, następnie odjęcie 7. Ponieważ kalkulator jest zablokowany na liczby ujemne, sprawdzamy odjęcie 66 od 59. Prawidłowo system nie powinien wykonać tej operacji (i tak sie stało). Na końcu odejmujemy 59 od 59 i otrzymujemy 0.

4.3 Implementacja

circuit Project Status (06/02/2021 - 00:02:39)									
Project File:	Calculator.xise	Parser Errors:							
Module Name:	circuit	Implementation State:	Placed and Routed						
Target Device:	xc3s100e-5vq100	• Errors:	No Errors						
Product Version:	ISE 14.7	• Warnings:	5 Warnings (5 new)						
Design Goal:	Balanced	Routing Results:	All Signals Completely Routed						
Design Strategy:	Xilinx Default (unlocked)	Timing Constraints:	All Constraints Met						
Environment:	System Settings	Final Timing Score:	0 (Timing Report)						

Device Utilization Summary [-								
Logic Utilization	Used	Available	Utilization	Note(s)				
Number of Slice Flip Flops	69	1,920	3%					
Number of 4 input LUTs	222	1,920	11%					
Number of occupied Slices	135	960	14%					
Number of Slices containing only related logic	135	135	100%					
Number of Slices containing unrelated logic	0	135	0%					
Total Number of 4 input LUTs	226	1,920	11%					
Number used as logic	222							
Number used as a route-thru	4							
Number of bonded <u>IOBs</u>	19	66	28%					
Number of BUFGMUXs	1	24	4%					
Average Fanout of Non-Clock Nets	3.54							

Rysunek 19: Wynik implementacji

Ostrzeżenia dotyczą jedynie, niepodłączonych do niczego wyjść/wejść różnych modułów. Ponieważ nie wpływa to na pracę układu, ostrzeżenia można zignorować.

5 Posdumowanie

Finalnie udało się zaprojektować sterowniki dla interfejsu PS2 oraz prosty kalkulator obsługujący dodawanie oraz odejmowanie liczb dodatnich. Celem rozbudowania projektu można by dodać moduły wykonujące operacje mnożenia, dzielenia, zmiana kodowania liczb np. uzupełnieniowy dwójkowy (możliwość obsługi liczb dodatnich oraz ujemnych). Definitywnie poprawie należy poddać moduł ps2_rx, który zwraca wynik w złej kolejności bitów. Należy odwrócić kolejność wyjściowych bitów, i zlikwidować odwracanie wejścia w ps2 kbd.

LITERATURA LITERATURA

Literatura

- $[1] \ https://www.xilinx.com/support/documentation/data_sheets/ds312.pdf$
- [2] https://www.geeksforgeeks.org/bcd-adder-in-digital-logic/
- $[3] \ https://www.electrical 4u.com/bcd-or-binary-coded-decimal-bcd-conversion-addition-subtraction/$
- [4] https://techdocs.altium.com/display/FPGA/PS2+Keyboard+Scan+Codes
- $[5] \ https://en.wikipedia.org/wiki/PS/2_port$
- [6] https://www.xilinx.com/products/design-tools/ise-design-suite.html
- [7] http://www.zsk.ict.pwr.wroc.pl/zsk_ftp/fpga/