ESIR - CUPGE 1ère année

# ELECTRONIQUE NUMERIQUE

Semestre 1 – J. Bézy-Wendling

Séquence B : CIRCUITS SEQUENTIELS

# Introduction / Plan

Définition : dans les schémas de « logique séquentielle », la sortie dépend non seulement des entrées mais aussi de l'histoire du système (états précédents). Il y a un effet mémoire.

- 1. Bascules
- 2. Compteurs
- 3. Registres


# Circuits séquentiels 1. Bascules

- Les bascules sont des éléments bistables synchrones. Le terme "synchrone" indique que la sortie ne change d'état qu'à un endroit précis (front montant ou descendant) sur l'onde d'entrée appelée signal d'horloge H (signal carré).
- Les autres entrées de la bascule sont appelées entrées de commande (RS, JK, D).
- Les changements à la sortie sont synchronisés par l'horloge (la bascule ne répond à ses entrées que lors de ces transitions du signal d'horloge).

# 1.2. Bascules RS, D, JK

■ La bascule *RS* n'est pas disponible sous forme de *CI* mais elle constitue la base des bascules *D* et *JK*. C'est une fonction mémoire qui permet de stocker une information (1 bit).

## a) Symboles logiques



## b) Bascule RS déclenchée par un signal d'horloge

- ► Entrées S, R synchrones (en sortie sur front de H)
- **F**onctionnement :
  - S au niveau HAUT, R au niveau BAS:
    - la sortie Q passe au niveau HAUT (lors du front déclencheur)
    - la bascule est dans l'état 1.
  - S BAS, R HAUT : Q passe à 0.
  - S et R au niveau BAS : la sortie conserve son état.
  - S et R au niveau HAUT: condition non valide

■ Table de vérité

Qn: état présent de la sortie

Qn+1 : état de la sortie après le front actif du signal d'horloge

Entrées			Sortie	Remarque
S	R	Н	Qn+1	
0	0	X	Qn	Aucun changement
0	1	<b>↑</b>	0	Etat 0
1	0	<b>↑</b>	1	Etat 1
1	1	<b>↑</b>	?	Non valide

Schéma avec des portes logiques NAND






Schéma avec des portes logiques NOR




Exemple de chronogramme



# c) Bascule D déclenchée par un signal d'horloge

- La bascule D est pratique lorsqu'il faut stocker un seul bit de données.
- Elle obtenue à partir d'un bascule RS pour laquelle :  $\bar{R} = S = D$
- **Exemple**: bascule D à déclenchement sur front montant :



- Si l'entrée est au niveau <u>haut</u> lorsqu'un signal d'horloge est appliqué, la bascule est mise à **l'état 1** et le niveau <u>haut</u> est stocké par la bascule (stockage du bit 1).
- Idem pour stockage du bit 0
- Table de vérité :

Entrées		Sortie	Remarque
D	Н	Qn+1	
0	<b>↑</b>	0	Etat 0
1	<b>↑</b>	1	Etat 1

Equation caractéristique de la bascule D : Qn + 1 = D (encore noté  $Q^+ = D$ )


## d) Bascule JK déclenchée par un signal d'horloge

- Opération logique identique à celle de la bascule RS pour les conditions de la sortie à 1, à 0 et sans changement.
- La différence entre la bascule *RS* et la bascule *JK* : cette dernière ne possède aucun état non valide.

Entrées			Sortie	Remarque
J	K	Н	Qn+1	9
0	0	Х	Qn	Aucun changement
0	1	1	0	Etat 0
1	0		1	Etat 1
1	1		$\overline{Qn}$	Basculement

## Exemple de chronogramme :

Les formes d'onde suivantes sont appliquées aux entrées J, K et Horloge. Déterminer la sortie Q si la bascule est initialement à l'état 0. On suppose que la bascule déclenche sur front descendant.



$$Q_{n} \setminus J_{n} K_{n}$$

Tableau de Karnaugh de Qn+1:

$Q_n \setminus J_n K_n$	00	01	11	10
0	0	0	1	1
1	1	0	0	1

■ Equation caractéristique de la bascule JK :

$$Q_{n+1} = J_n \overline{Q_n} + \overline{K_n} Q_n$$

 $Q_{n+1} = J_n \overline{Q_n} + \overline{K_n} Q_n$ (encore noté :  $Q_+ = J \overline{Q} + \overline{K} Q$ )

# 1.3. Entrées asynchrones

- Les entrées présentées précédemment (*SR*, *D*, *J-K*) sont appelées <u>entrées synchrones</u> : les données présentes sur ces entrées ne sont transférées vers la sortie que lors du front déclencheur du signal d'horloge (transfert synchronisé par le signal d'horloge).
- La plupart des bascules possèdent aussi des entrées <u>asynchrones</u> qui agissent de manière indépendante par rapport aux entrées synchrones et au signal d'horloge. Elles permettent de "forcer" l'état de la bascule à 1 ou à 0 (entrées dite "prioritaires").
- Désignation :
  - RAU: Remise à Un (SET, PRESET)
  - *RAZ* : remise à Zéro (RESET, CLEAR)
- Symbole logique : exemple d'une *J-K valide au niveau HAUT* pour entrées asynchrones

3 edgaw raza taw www.	
RAU	
1/3,/1/	
Y X	
<b>→</b>	
\/ \/ \/	
Jan I	<b>D</b> a


RAZ

RAU	RAZ	Réponse de la bascule
0	0	Fonctionnement synchrone
1	0	Mise à 1 : Q=1
0	1	Mise à 0 : Q=0
1	1	Inutilisé

Dans le cas RAU=1 RAZ=0, la sortie Q passe immédiatement à 1, quelque soit la valeur des entrées J, K, H (idem pour RAZ=1 RAU=0)

• Exercice : Les formes d'ondes J, K, H, /RAU, /RAZ (Attention : la remise à 1 et remise à 0 sont actives au niveau bas dans cet exemple) suivants sont appliqués aux entrées d'une bascule à déclenchement par front négatif (CI 74HC112).

Déterminer la forme d'onde de la sortie Q.



# Circuits séquentiels 2. Compteurs

# 2.1. Compteurs synchrones

Synchrone : toutes les bascules du compteur sont synchronisées simultanément avec le même signal d'horloge.

## a) Compteur binaire synchrone de 3 bits

■ Table des états

Etat présent				Etat	suiv	ant	4	
Décimal	Coc	dage	binaire	Cod	age k	oinaire	Décimal	Etat suivant :
	Q2	Q1	Q0	Q2+	Q1+	Q0+		état occupé
0	0	0	0	0	0	1	1	par le compteur
1	0	0	1	0	1	0	2	immédiatem
2	0	C)	0	0	1	1	3	ent après l'état
3	0	1	1	1	0	0	4	présent en
4	1	0	0	1	0	1	5	réponse à
5	1	0	1	1	1	0	6	l'application d'une
6	1	1	0	1	1	1	7	impulsion de
7	1	1	1	0	0	0	0	signal
								d'horloge.

Chronogramme :





Diagramme des états :



## **Synthèse du compteur avec des bascules D**:

• il s'agit de trouver les expressions logiques des entrées des bascules.

### Méthode :

- Utiliser l'expression caractéristique des bascule D : Q+=D, vraie pour toute bascule D
- Exprimer Q+ pour chacune des bascules du compteur :
  - ✓ De manière générale, il y a n bascules dont les entrées sont D0, D1, .., Di, .., Dn-1, et les sorties Q0, Q1, .., Qi, .., Qn-1.
  - ✓ Dans notre compteur en particulier, il y a trois bascules, car trois bits (Q2, Q1, Q0) suffisent à coder en binaire les 8 états du compteur.
- En déduire Di pour chacune des bascules du compteur.
- Pour trouver Qi+ pour chaque bascule : Tableau de Karnaugh de Qi+

## Tableau de Karnaugh des $Q^+$ en fonction des Q (matrice de commande)

Etat présent				Etat	suiv	ant		
Décimal	Coc	lage	binaire	Cod	age b	oinaire	Décimal	Etat suivant :
	Q2	Q1	Q0	Q2+	Q1+	Q0+		état occupé
0	0	0	0	0	0	1	1	par le compteur
1	0	0	1	0	1	0	2	immédiatem
2	0	1	0	0	1	1	3	ent après l'état
3	0	1	1	1	0	0	4	présent en
4	1	0	0	1	0	1	5	réponse à
5	1	0	1	1	1	0	6	l'application d'une
6	1	1	0	1	1	1	7	impulsion de
7	1	1	1	0	0	0	0	signal
								d'horloge.

$Q_2^+$ :	$Q_2 \setminus Q_1 Q_0$	00	01	11	10
	0	0	0	1	0
	1	1	1	0	1

 $Q_2^+ = Q_2 \overline{Q_1} + Q_2 \overline{Q_0} + \overline{Q_2} Q_1 Q_0$ , or pour une bascule D

on a: 
$$Q^+ = D$$
  $\Rightarrow D_2 = Q_2 \left( \overline{Q_1} + \overline{Q_0} \right) + \overline{Q_2} Q_1 Q_0$   

$$= Q_2 \left( \overline{Q_1} \overline{Q_0} \right) + \overline{Q_2} Q_1 Q_0$$

$$D_2 = Q_2 \oplus \left( Q_1 Q_0 \right)$$

$Q_1^+$ :	$Q_2 \setminus Q_1 Q_0$	00	01	11	10
2	S				
	0	0	1	0	1
	1	0	1	0	1


$$Q_1^+ = \overline{Q_1}Q_0 + Q_1\overline{Q_0}$$

$$\Rightarrow D_1 = Q_1 \oplus Q_0$$

$$Q_0^+ = \overline{Q_0}$$

$$D_0 = \overline{Q_0}$$

D'où le schéma du compteur avec des bascules D:



# **Synthèse du compteur avec des bascules JK**:

• il s'agit à nouveau de trouver les expressions logiques des entrées des bascules Ji, Ki.

$Q_2^+$	:
$\sim_2$	

$Q_2 \setminus Q_1 Q_0$	00	01	11	10
0	0	0	1	0
1	1	1	0	1

$$Q_2^+ = Q_2 \overline{Q_1} + Q_2 \overline{Q_0} + \overline{Q_2} Q_1 Q_0$$

$$Q_2^+ = J_2 \overline{Q_2} + \overline{K_2} Q_2$$

$$\Rightarrow \boxed{J_2 = Q_1 Q_0 \atop K_2 = Q_1 Q_0}$$

$$Q_1^+$$
:

$Q_2 \setminus Q_1 Q_0$	00	01	-11	10
0	0	1	0	1
1	0	10_	0	1

$$Q_1^+ = \overline{Q_1}Q_0 + Q_1\overline{Q_0}$$

$$Q_1^+ = J_1 \overline{Q_1} + \overline{K_1} Q_1$$


$$\Rightarrow \boxed{J_1 = Q_0 \\ K_1 = Q_0}$$

$$Q_0^+ = \overline{Q_0}$$

$$Q_0^+ = \overline{J_0} \overline{Q_0} + \overline{K_0} \overline{Q_0}$$

$$\Rightarrow \overline{J_0} = \overline{K_0} = 1$$


D'où le schéma du compteur avec des bascules JK:



Etat	$Q_1$	$Q_0$	$Q_1^+$	$Q_0^+$	$X_{1}$	$X_{0}$
0	0	0	0	1	0	1
1	0	1	1	0	1	1
2	1	0	0	0	1	0
0	0	0	0	1	0	1


$$\begin{aligned} Q_1^+ &= \overline{Q_1} Q_0 &= J_1 \overline{Q_1} + \overline{K_1} Q_1 & \Rightarrow J_1 = Q_0, \ K_1 = 1 \\ Q_0^+ &= \overline{Q_1} \overline{Q_0} &= J_0 \overline{Q_0} + \overline{K_0} Q_0 & \Rightarrow J_0 = \overline{Q_1}, \ K_0 = 1 \end{aligned}$$

## • Graphe des états



Que se passe t-il si le compteur démarre dans l'état 3 ?  $Q_1Q_0 \Rightarrow Q_1^+Q_0^+$ 


A l'instant suivant, on aura l'état 0 (on rentre à nouveau dans le cycle de comptage).



Exemple du composant 74 HC 163 (utilisé en TP)

c) Circuit Intégré (CI) du compteur binaire synchrone de 4 bits


## • Symbole logique



• Initialisation : le compteur peut être initialisé de façon synchrone à n'importe quel nombre binaire de 4 bits (entrées données).

Lorsqu'un 0 est appliqué sur l'entrée  $\overline{INIT}$ , le compteur est mis dans l'état correspondant aux entrées de données à la prochaine impulsion d'horloge.

- Remise à 0 : RAZ (niveau valide bas) : réinitialise les 4 bascules du compteur de façon synchrone.
- Fonctionnement du compteur : il faut que VAL1 et VAL2 soient actives.
- Fin de comptage : la sortie *RCO* passe à l'état HAUT quand le compteur atteint le compte final (15). Cette sortie est aussi utilisée pour cascader les compteurs (modulo plus élevé).



- /RAZ=0 : met toutes les sorties à 0
- /INIT=0 : au prochain front de H, les entrées sont transférées à la sortie
- Comptage jusqu'à 15 puis recommence à 0, 1, 2
- Attention VAL1 passe à 0 : arrêt!


# 2.2. Compteurs asynchrones


Les bascules formant un compteur asynchrone ne changent pas d'état exactement au même moment, car elles ne sont pas reliées au même signal d'horloge.

## a) Compteur binaire asynchrone de 3 bits

■ Table des états : idem compteur synchrone

Etat présent				Etat suivant				
Décimal	Coc	lage	binaire	Cod	age k	oinaire	Décimal	Etat suivant :
	Q2	Q1	Q0	Q2+	Q1+	Q0+		état occupé
0	0	0	0	0	0	1	1	par le compteur immédiatem ent après l'état présent en réponse à l'application d'une impulsion de signal
1	0	0	21	0	1	0	2	
2	0	D	0	0	1	1	3	
3	0	1	1	1	0	0	4	
4	1	0	0	1	0	1	5	
5	1	0	1	1	1	0	6	
6	1	1	0	1	1	1	7	
7	1	1	1	0	0	0	0	
								d'horloge.





Avantage des compteurs asynchrones : schéma de câblage plus simple (pas de portes logiques). Rm : exceptionnellement le bit de poids faible (sortie de la bascule de poids faible) est réprésenté à gauche sur le schéma – pour des raisons de facilité de représentation.


### Fonctionnement

Le signal d'horloge est appliqué uniquement à l'entrée C de la première bascule B0. La deuxième bascule utilise le signal de sortie comme signal d'horloge (front montant de  $\square$  front descendant de ). Toutes les bascules sont connectées en mode de basculement (J=K=1) et sont initialement à 0.

CURCIN BELY
ESIRECTION

L'inconvénient majeur des compteurs asynchrone vient des retards de propagation qui se cumulent et qui entraînent donc une limite de fréquence d'utilisation.

Exemple : cas où les 3 bascules du compteur précédent changent d'état lors du front montant (4). Les retards de propagation lors des quatre premières impulsions sont illustrés sur le chronogramme suivant :



⇒ Il faut compter 3 retards de propagation avant que l'effet de l'impulsion 4 de l'horloge n'ait traversé le compteur pour que Q₂ passe finalement de l'état BAS à l'état HAUT.

Il ne faut pas que le prochain front actif arrive sur H avant que Q<sub>2</sub> ait changé d'état, sinon Q0 changerait aussi et on n'aurait pas l'état 100.

⇒ Dans compteur asynchrone :

Retard cumulatif = désavantage majeur


Le <u>retard cumulatif maximal d'un compteur doit toujours être inférieur à la période du signal d'horloge</u>.

# Circuits séquentiels 3. Registres

Les registres renferment un arrangement de bascules et sont des éléments importants dans les applications de stockage et de transfert de données.

# 3.1. Fonction stockage


- Le **stockage** est une fonction requise dans la plupart des systèmes numériques.
- Objectif : conserver les données binaires pour une période de temps
  - Possibilité de stocker un bit ou un groupe de bits
  - Possibilité de retenir l'information aussi longtemps que nécessaire
- Unités de stockage les plus courantes : bascules, registres




- Registre : formé d'une combinaison de bascules utilisées pour stocker des groupes de bits (registre=élément de mémoire).
- Ex : on peut construire un registre 8 bits avec 8 bascules (La capacité de stockage = nombre total de bits)

# 3.2. Fonction décalage


- Registre permet :
  - stocker mais aussi
  - décaler les bits d'une position à une autre en interne ou vers un autre circuit extérieur
- ⇒ Appellation « registre à décalage »
- Différents types de déplacement des données dans les registres à décalage :






33

• Registre = élément synchrone car assemblage de bascules synchronisées sur le même signal d'horloge H :




$$q1 := d1$$
  
 $q0 := d0$   
Connexions  $\rightarrow d1 = d, d0 = q1$   
 $q1 := d$   
 $q0 := q1$ 


• Registre à chargement systématique (pure mémoire n bits) :




• Registre à chargement commandé (commande de chargement ch) :



• Registre à décalage systématique :




• Registre à décalage droite, gauche et chargement :



# • Registre universel :

- ✓ Chargement Série ou parallèle (MODE, ESD, ESG, ou Ei)
- ✓ Décalage à droite et à gauche (SENS)
- ✓ Lecture série ou parallèle (SSG, SSD, ou Qi)
- ✓ Initialisation (INIT)



# 3.3. Exemple d'application des registres

37

# Application : générateur de retard

- Chronogramme d'un registre 74164 :
- L'entrée série sur l'entrée A est reçue et décalée dans le registre après l'application d'un niveau 1 sur B.
- On retrouve la forme d'onde entrée sur A successivement sur les sorties Q0, Q1, ..., Q7.
- Ce chronogramme illustre l'application possible des registres à décalage pour **générer un retard** entre 2 signaux (ici entre l'entrée A, et l'une ou l'autre des sorties même onde, mais retardée). Le retard peut être modifié grâce à la fréquence de l'horloge.

