

第1章 | 題庫與答案解析

24題選擇題 × 8題問答與計算 × 完整解析

作答說明

- 建議先完成題目，再翻到答案區訂正。
- 選擇題每題 2 分，共 48 分；問答與計算題可由教師自訂配分。
- 計算題請保留公式、代入與單位。

範圍	題號
1-1 數量表示法	選擇 1 ~ 2、問答 1
1-2 系統與轉換	選擇 3 ~ 5、問答 2
1-3 邏輯準位與二進位	選擇 6 ~ 9、問答 3 ~ 4
1-4 數位 IC 與 PLD	選擇 10 ~ 24、問答 5 ~ 8

選擇題 | 第 1 ~ 8 題

1. 下列哪一項最符合「類比表示法」？
(A) 電子鐘的秒數跳動 (B) 油門位置連續改變 (C) 電燈只有開與關 (D) 日曆每天換一頁
2. 數位表示法最主要的特徵是什麼？
(A) 數量連續變動 (B) 只能表示電壓 (C) 以不連續狀態呈現 (D) 一定沒有誤差
3. 類比信號在傳輸時較常見的缺點是什麼？
(A) 不會受到雜訊影響 (B) 容易受雜訊影響而失真 (C) 無法用電壓表示 (D) 傳送速度一定較快
4. 手機將麥克風信號存入記憶體前，最需要哪一種轉換？
(A) DAC (B) ADC (C) TTL (D) FPGA
5. 將數位音訊資料送到喇叭播放前，應使用哪一個電路？
(A) ADC (B) DAC (C) 比較器 (D) 編碼器
6. 正邏輯中，高電位通常代表什麼？
(A) 0 或 L (B) 1 或 H (C) 不確定狀態 (D) 負緣
7. 脈波由 0 轉為 1 的瞬間稱為什麼？
(A) 正緣 (B) 負緣 (C) 下降時間 (D) 脈波寬度
8. 上升時間 t_r 的量測範圍為何？
(A) 0% 到 100% (B) 10% 到 90% (C) 90% 到 10% (D) 50% 到 50%

選擇題 | 第 9 ~ 16 題

9. 二進位 1001.01_2 的 MSB 位於哪裡？
(A) 最左側的 1 (B) 最右側的 1 (C) 小數點右側第一位 (D) 所有位元都是 MSB
10. 內含約 300 個邏輯閘的 IC 屬於哪一級？
(A) SSI (B) MSI (C) LSI (D) GSI
11. 課本所列邏輯族中，速度最快但功率消耗最大的是哪一種？
(A) CMOS (B) TTL (C) ECL (D) NMOS
12. TTL IC 的典型電源電壓為多少？
(A) 3.3 V (B) 5 V (C) 9 V (D) 12 V
13. TTL 輸入電壓為 1.2 V 時，應如何判斷？
(A) 一定為 0 (B) 一定為 1 (C) 落在未定義區 (D) 一定損壞
14. 當 $V_{DD}=10\text{ V}$ 時，CMOS 的 V_{IH} 至少約為多少？
(A) 0.7 V (B) 3 V (C) 5 V (D) 7 V
15. 雜訊邊限越大代表什麼？
(A) 抗雜訊能力越好 (B) 速度一定越慢 (C) 扇出數越小 (D) 功率一定越高
16. 傳遞延遲時間 t_{pd} 越短，表示什麼？
(A) 傳送越快 (B) 耗電必定越大 (C) 雜訊越大 (D) 負載越少

選擇題 | 第 17 ~ 24 題

17. 扇出數為 8 的合理解讀是什麼？

(A) 最多可串聯 8 顆電池 (B) 輸出可可靠推動約 8 個同類輸入負載 (C) IC 內有 8 個邏輯閘 (D) 有 8 種電壓準位

18. PROM 的閘陣列結構為何？

(A) AND 固定、OR 可程式 (B) AND 可程式、OR 固定 (C) AND 與 OR 都固定 (D) AND 與 OR 都可程式

19. PAL 與 PLA 相比，課本指出 PAL 的主要特性為何？

(A) 容量一定較大 (B) 工作速度較快 (C) 可無限次改寫 (D) 兩層皆固定

20. 下列哪一種 SPLD 可用 EEPROM 重複規劃約 1000 次？

(A) PROM (B) PAL (C) GAL (D) PEEL

21. CPLD 的結構概念最接近哪一項？

(A) 由多個 SPLD 組合而成 (B) 只有一個固定 OR 閘 (C) 完全沒有可程式區 (D) 只是一種 ADC

22. FPGA 主要使用什麼結構實現邏輯功能？

(A) LUT (B) DAC (C) ADC (D) TTL 電源

23. 容量由小到大的合理順序為何？

(A) FPGA → CPLD → SPLD (B) SPLD → CPLD → FPGA (C) CPLD → SPLD → FPGA (D) 三者相同

24. 下列哪一項不是可程式邏輯的優點？

(A) 容易修改 (B) 可縮短開發時間 (C) 容量高 (D) 只能提供固定功能

問答與計算題

1. 請比較類比表示法與數位表示法，並各舉兩個生活例子。
2. 請以手機錄音為例，畫出或寫出「聲音、ADC、記憶體、DAC、喇叭」的正確流程。
3. 說明正邏輯與負邏輯對高、低電位的定義，並分別說明正緣與負緣。
4. 將二進位 10110.01_2 展開為加權式，並換算成十進位。
5. 某 CMOS IC 的 $V_{DD}=10\text{ V}$ 、 $V_{SS}=0\text{ V}$ 。求 V_{IH} 最低值、 V_{IL} 最高值，以及理論上的 V_{NH} 、 V_{NL} 。
6. 某 TTL IC： $I_{OH}=-400\text{ }\mu\text{A}$ 、 $I_{IH}=50\text{ }\mu\text{A}$ 、 $I_{OL}=16\text{ mA}$ 、 $I_{IL}=-1.6\text{ mA}$ 。求 N_H 、 N_L 與實際扇出數。
7. 某邏輯閘 $V_{CC}=5\text{ V}$ 、平均電流 $I_{CC}=4\text{ mA}$ ，求消耗功率 P_D 。
8. 比較 SPLD、CPLD 與 FPGA 的結構、容量與適用範圍。

選擇題答案與解析 | 1 ~ 12

1. B 類比量會連續變化。
2. C 數位量以離散、不連續狀態呈現。
3. B 課本指出類比信號較容易受雜訊干擾。
4. B 麥克風產生類比信號，儲存前須經 ADC 數位化。
5. B DAC 將數位信號轉成類比信號。
6. B 本課本使用正邏輯，高電位為 H 或 1。
7. A $0 \rightarrow 1$ 是正緣或前緣。
8. B 實際脈波上升時間以 10% $\rightarrow$ 90% 定義。
9. A MSB 是最高權重位元。
10. C LSI 的邏輯閘數約 100 ~ 1,000。
11. C ECL 工作於非飽和區，速度最快但功耗大。
12. B TTL 使用 5 V 電源。

選擇題答案與解析 | 13 ~ 24

13. C TTL 的 $V_{IL} \leq 0.8V$ 、 $V_{IH} \geq 2.0V$ ，中間區域未定義。

14. D $V_{IH} \geq 0.7V_{DD} = 7V$ 。

15. A 較大的雜訊邊限能容忍較多干擾。

16. A 輸入變化較快反映到輸出。

17. B 扇出描述輸出端的負載驅動能力。

18. A PROM 使用固定 AND 與可程式 OR 陣列。

19. B PAL 僅 AND 陣列可規劃，速度比 PLA 快。

20. D PEEL 可電氣清除並重複規劃約 1000 次。

21. A CPLD 由多個 SPLD 功能區塊組成。

22. A FPGA 以類似 SRAM 的查詢表 LUT 實現邏輯。

23. B 課本比較為 SPLD 小、CPLD 中、FPGA 最高。

24. D 可程式邏輯的價值就是功能可由使用者設計。

問答與計算題參考答案

1. 類比表示法為連續變化，例如氣溫變化、油門位置；數位表示法為不連續或分段顯示，例如電子鐘、開關狀態。
2. 聲音 → 麥克風形成類比信號 → ADC → 數位資料存入記憶體 → DAC → 類比信號 → 喇叭。
3. 正邏輯：高電位=1、低電位=0；負邏輯相反。正緣是 0→1，負緣是 1→0。
4. $10110.01_2 = 1 \times 2^4 + 0 \times 2^3 + 1 \times 2^2 + 1 \times 2^1 + 0 \times 2^0 + 0 \times 2^{-1} + 1 \times 2^{-2} = 16 + 4 + 2 + 0.25 = 22.25$ 。
5. $V_{IH} \geq 0.7V_{DD} = 7\text{ V}$ ； $V_{IL} \leq 0.3V_{DD} = 3\text{ V}$ ； $V_{OH} \approx 10\text{ V}$ 、 $V_{OL} \approx 0\text{ V}$ ，所以 $V_{NH} = 10 - 7 = 3\text{ V}$ ， $V_{NL} = 3 - 0 = 3\text{ V}$ 。
6. $N_H = \lfloor 400 \div 50 \rfloor = 8$ ； $N_L = 16 \div 1.6 = 10$ 。扇出數取較小值，故為 8。
7. $P_D = V_{CC} \times I_{CC} = 5\text{ V} \times 4\text{ mA} = 20\text{ mW}$ 。
8. SPLD 以 AND-OR 雙層陣列為主，容量小、用於小型電路；CPLD 由多個 SPLD 組合，容量中等、適合控制電路；FPGA 以 LUT 實現邏輯，容量最高，適合大型且需要記憶功能的電路。