

第1章 | 數位邏輯基本概念

教師授課重點 × 學生複習講義 × 公式與比較表

本章學習地圖

單元	核心任務
1-1 數量表示法	區分類比與數位表示法
1-2 數位 / 類比系統	比較信號特性，理解 ADC 與 DAC
1-3 邏輯準位與二進位	辨識正負邏輯、脈波參數、MSB / LSB
1-4 數位 IC 與 PLD	比較 IC 類型、TTL / CMOS 與可程式邏輯

使用方式

- 上課前：先閱讀每頁藍色「判斷重點」。
- 上課中：跟著比較表與公式例題理解差異。
- 複習時：最後一頁用於考前快速檢核。

1-1 | 數量表示法

判斷核心：觀察數量是「連續變化」還是「分段／不連續變化」。

比較項目	類比（Analog）	數位（Digital）
變化型態	連續變化	不連續、分段或近似顯示
常見例子	溫度變化、油門速度、體重增減、指針表	開／關、日曆、電子鐘、數位溫度計
讀值特性	理論上可呈現區間內各種值	受顯示位數限制，呈現離散值

容易混淆

- 「數位式儀表」顯示數字，不代表被量測的自然量本身一定是數位量。
- 同一個物理量可用不同方式呈現，例如溫度可由水銀柱連續顯示，也可由數位溫度計分段顯示。

快速判斷例

情境	判斷	理由
汽車油門位置逐漸增加	類比	位置連續變化
教室電燈開或關	數位	只有兩個主要狀態
電子鐘秒數跳動	數位	顯示值逐格變化

1-2 | 數位系統、類比系統與混合系統

項目	類比信號	數位信號
波形概念	連續變化，如正弦波	不連續變化，常以高 / 低準位呈現
抗雜訊	較容易受干擾而失真	較不易受干擾
儲存與還原	較不容易	較容易
控制方式	不利於直接程式控制	適合可程式控制
常見系統	指針表、水銀溫度計	電腦、數位表、電子鐘

混合系統的轉換流程

自然界的類比信號 → ADC → 數位資料（處理 / 儲存） → DAC → 類比信號（播放 / 驅動）

縮寫	全名	作用
ADC	Analog-to-Digital Converter	將類比信號轉成數位信號
DAC	Digital-to-Analog Converter	將數位信號轉成類比信號

生活例子：手機錄音

- 1 麥克風把聲音轉成類比電信號。
- 2 ADC 將類比信號數位化並存入記憶體。
- 3 播放時由 DAC 將數位資料轉回類比信號。
- 4 喇叭把類比電信號轉回聲音。

1-3 | 邏輯準位、脈波與二進位

邏輯方式	高電位	低電位
正邏輯（本課本採用）	H 或 1	L 或 0
負邏輯	L 或 0	H 或 1

脈波重要名詞

名詞	定義 / 判讀
正緣 (↑)	由低電位 0 轉為高電位 1
負緣 (↓)	由高電位 1 轉為低電位 0
上升時間 t_r	振幅由 10% 上升到 90% 的時間
下降時間 t_f	振幅由 90% 下降到 10% 的時間
脈波寬度 t_w	正緣 50% 點至負緣 50% 點的時間

二進位觀念

- 基底為 2，只使用 0 與 1，逢 2 進位。
- 位元 (bit) 用來表示兩種狀態；多個位元可組成數字、文字或符號碼。
- 最左側最高權重位元稱 MSB；最右側最低權重位元稱 LSB。

例：1001.01₂ 的加權展開

$$1 \times 2^3 + 0 \times 2^2 + 0 \times 2^1 + 1 \times 2^0 + 0 \times 2^{-1} + 1 \times 2^{-2} = 9.25$$

1-4A | 數位 IC 的分類

積體電路（IC）是在單一矽晶片上製作並連接多種電子元件。依元件數與邏輯閘數，可分為下列規模：

類型	電子元件數	邏輯閘數	典型用途
SSI	100 以下	10 以下	基本邏輯閘
MSI	100 ~ 1,000	10 ~ 100	編碼器、解碼器、多工器、計數器
LSI	1,000 ~ 10,000	100 ~ 1,000	小容量記憶體、簡單微處理器
VLSI	$10^4 \sim 10^6$	$10^3 \sim 10^5$	微處理器、主記憶體
ULSI	$10^6 \sim 10^7$	$10^5 \sim 10^6$	高階微處理器、大容量記憶體
GSI	10^7 以上	10^6 以上	多核心處理器、超大容量記憶體

依電晶體類型分類

類別	代表邏輯族	提醒
雙極性 - 非飽和	CTL、ECL	ECL 速度最快，但功率消耗最大
雙極性 - 飽和	RTL、DTL、TTL、 I_{TL}	TTL 是常用代表
單極性 MOSFET	NMOS、CMOS	CMOS 是常用代表

1-4B | TTL 與 CMOS 比較

項目	TTL	CMOS
電源電壓	5 V	V_{DD} 比 V_{SS} 高 3 ~ 18 V
V_{IH}	2.0 V 以上	$0.7V_{DD}$ 以上
V_{IL}	0.8 V 以下	$0.3V_{DD}$ 以下
V_{OH}	2.4 V 以上	約等於 V_{DD}
V_{OL}	0.4 V 以下	約等於 0 V
雜訊邊限	高、低準位理論值各 0.4 V	高、低準位理論值各 $0.3V_{DD}$
主要優點	速度快、發展早、包裝齊全	低功率、扇出大、抗雜訊佳、密度高
主要缺點	消耗功率較大	課本所述傳統比較中速度較慢

TTL 邏輯狀態判讀

輸入 ≤ 0.8 V 可判為低準位；輸入 ≥ 2.0 V 可判為高準位；0.8 V 與 2.0 V 之間是未定義區。

CMOS 5 V 例子

- $V_{IH} \geq 0.7 \times 5 = 3.5$ V
- $V_{IL} \leq 0.3 \times 5 = 1.5$ V
- $V_{NH} = 5 - 3.5 = 1.5$ V ; $V_{NL} = 1.5 - 0 = 1.5$ V

1-4C | 數位 IC 的五個重要特性

特性	意義	判斷方向
電壓準位	輸入與輸出端可被判定為高 / 低的電壓範圍	必須落在規格允許區
雜訊邊限	不改變邏輯狀態時可容忍的最大雜訊	越大，抗雜訊能力越強
傳遞延遲 t_{pd}	信號由輸入傳到輸出的時間	越短，速度越快
消耗功率 P_D	單一邏輯閘從電源取得的功率	越低，越省電
扇出數	一個輸出可可靠推動的同類邏輯閘數	越大，負載能力越強

必背公式

名稱	公式
高準位雜訊邊限	$V_{NH} = V_{OH} - V_{IH}$
低準位雜訊邊限	$V_{NL} = V_{IL} - V_{OL}$
消耗功率	$P_D = V_{CC} \times I_{CC}$
高準位扇出	$N_H = I_{OH} \div I_{IH}$
低準位扇出	$N_L = I_{OL} \div I_{IL} $

計算原則

- 高、低準位雜訊邊限不同時，採較小值。
- 高、低準位扇出數不同時，採較小整數，確保兩種輸出狀態都能驅動。
- 計算電流比值時要統一單位，例如 mA 與 μA 先換算。

例題

若 $I_{OH} = -400 \mu A$ 、 $I_{IH} = 40 \mu A$ 、 $I_{OL} = 8 \text{ mA}$ 、 $I_{IL} = -1.6 \text{ mA}$ ： $N_H = 10$ 、 $N_L = 5$ ，因此扇出數取 5。

1-4E | 可程式邏輯裝置

可程式邏輯允許使用者以圖形輸入或 HDL 設計功能。相較固定功能的傳統 IC，具有彈性、開發快速、容量高、可靠、速度快、保密與容易修改等優點。

類型	結構 / 原理	容量與用途
SPLD	以 AND-OR 雙層閘陣列為主	小；小規模數位電路
CPLD	由多個 SPLD 組合；部分支援 ISP	中；數位控制電路
FPGA	以 LUT（類 SRAM）實現邏輯，通電時載入設定	最高；含記憶需求的大型電路

SPLD 五種類型

類型	AND 陣列	OR 陣列	關鍵特性
PROM	固定	可程式	一次規劃
PAL	可程式	固定	一次規劃，較 PLA 快
GAL	可程式	固定	EEPROM，可重複規劃約 100 次
PEEL	可程式	固定	EEPROM，可重複規劃約 1000 次
PLA	可程式	可程式	一次規劃，較 PAL 慢

記憶口訣

PROM：A 固 O 可；PAL：A 可 O 固；PLA：A、O 都可。
GAL 與 PEEL 都能電氣清除重複規劃，PEEL 次數與容量更高。

考前一頁整理

主題	一定要會
類比 / 數位	連續 vs. 不連續；類比易受雜訊，數位易儲存與控制
ADC / DAC	ADC：類比→數位；DAC：數位→類比
邏輯準位	正邏輯 H=1、L=0；正緣 0→1、負緣 1→0
脈波參數	t_r ：10%→90%； t_f ：90%→10%； t_w ：50%→50%
二進位	基底 2；MSB 在最高權重端、LSB 在最低權重端
TTL / CMOS	TTL 5V、較快但耗電；CMOS 電源範圍廣、低功率、抗雜訊佳
五大特性	電壓準位、雜訊邊限、傳遞延遲、消耗功率、扇出
公式	$V_{NH} = V_{OH} - V_{IH}$ ； $V_{NL} = V_{IL} - V_{OL}$ ； $P_D = V_{CC} \times I_{CC}$ ；扇出取 N_H 、 N_L 較小值
PLD	容量 SPLD < CPLD < FPGA；FPGA 以 LUT 實現邏輯

完成檢核

- 我能用自己的話解釋類比與數位差異。
- 我能看懂 ADC / DAC 的信號方向。
- 我能計算雜訊邊限、消耗功率與扇出數。
- 我能比較 TTL、CMOS、SPLD、CPLD 與 FPGA。