

組合邏輯電路設計及應用

教師授課重點 × 學生複習講義

設計流程・加減法器・BCD 加法・解碼／編碼・
多工／解多工・比較器

本章學習目標

能依五個步驟完成組合邏輯電路設計；分析與運用加法器、減法器、BCD 加法器、解碼器、編碼器、多工器、解多工器及比較器；並以多工器實現布林函數。

節次	核心內容	學生要會
6-1	組合邏輯設計步驟	定義變數、真值表、化簡、畫電路
6-2～6-3	加減法器與 BCD 加法	S、C、D、B 及修正條件
6-4	解碼器與編碼器	動作準位、致能、七段顯示
6-5	多工器與解多工器	資料選擇與資料分配
6-6～6-7	比較器與多工器應用	由 MSB 比較、實現布林函數

6-1

組合邏輯電路的設計流程

一、組合邏輯與循序邏輯

比較	組合邏輯電路	循序邏輯電路
輸出依據	只與目前輸入有關	與目前輸入及先前狀態有關
記憶功能	沒有	有
常見例子	加法器、解碼器、多工器	計數器、暫存器

二、五個設計步驟

步驟	工作內容	檢查重點
1	決定輸入、輸出變數的個數與名稱	名稱、MSB／LSB 是否清楚
2	定義各變數的 0、1 狀態	動作條件不可含糊
3	依題意建立真值表	列完所有可能組合
4	寫出並化簡布林代數式	可用布林代數或卡諾圖
5	依化簡結果畫邏輯電路	閘的輸入與反相是否正確

設計思路

先把文字條件變成真值表，再由真值表得到函數。不要一看到題目就直接猜電路。

6-1

設計範例：三輸入多數決

三個感測器 A、B、C 中，只要至少兩個為 1，輸出 F 就為 1。

A	B	C	F
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

$$F(A,B,C) = \Sigma(3,5,6,7) = AB + AC + BC$$

- AB 表示 A、B 同時為 1；AC、BC 亦同。三項中任一項成立，代表至少有兩個輸入為 1。
- 真值表的列號以 ABC 為二進位排列，A 為最高有效位元。
- 化簡後只需三個 AND 閘與一個 OR 閘。

6-2

半加器與全加器

一、半加器 (Half Adder)

半加器把兩個一位元 A、B 相加，輸出和 S 與進位 C；不處理前一級進位。

A	B	C (進位)	S (和)
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

$$C = AB \quad S = A \oplus B$$

二、全加器 (Full Adder)

全加器將 A、B 與前一級進位 C_i 相加，輸出和 S 與送往下一級的進位 C_o 。

$$S = A \oplus B \oplus C_i$$

$$C_o = AB + AC_i + BC_i = AB + C_i(A \oplus B)$$

結構記憶

一個全加器可由兩個半加器與一個 OR 閘組成。

6-2

平行加法器與進位延遲

一、四位元平行加法器

將四個全加器串接，可同時計算 $A_3A_2A_1A_0$ 與 $B_3B_2B_1B_0$ 。最低位元的 C_i 通常接 0；每一級的 C_o 傳給下一級。

級別	輸入	輸出
第 0 級 (LSB)	A_0 、 B_0 、 C_0	S_0 、 C_1
第 1 級	A_1 、 B_1 、 C_1	S_1 、 C_2
第 2 級	A_2 、 B_2 、 C_2	S_2 、 C_3
第 3 級 (MSB)	A_3 、 B_3 、 C_3	S_3 、 C_4

二、漣波進位與先行進位

- 漣波進位：後級必須等待前級進位，位元愈多，累積延遲愈明顯。
- 先行進位：先由各級產生／傳遞條件快速預算進位，可降低等待時間。
- 7483 是常見的四位元二進位全加器，可用於平行加法。

例 | $1010 + 0111$

$$1010 + 0111 = 1\ 0001 \rightarrow C_4=1, S_3S_2S_1S_0=0001$$

6-2

半減器與全減器

一、半減器 (Half Subtractor)

X 為被減數、Y 為減數，輸出差 D 與借位 B。

X	Y	B (借位)	D (差)
0	0	0	0
0	1	1	1
1	0	0	1
1	1	0	0

$$B = \overline{X}Y \quad D = X \oplus Y$$

二、全減器 (Full Subtractor)

全減器還要扣除前一級借位 B_i ，輸出差 D 與下一級借位 B_o 。

$$D = X \oplus Y \oplus B_i$$

$$B_o = \overline{X}Y + \overline{X}B_i + YB_i$$

結構記憶

一個全減器可由兩個半減器與一個 OR 閘組成。

6-2

補數減法與加／減法器

一、以補數把減法改成加法

方法	運算流程	最高進位處理
1 的補數法	A 加上 B 的 1 的補數	有進位時回加最低位（循環進位）
2 的補數法	A 加上 B 的 1 的補數，再加 1	捨去超出固定位數的進位

二、四位元加／減法器

控制端 SUB 同時接到每個 B 位元的 XOR 與最低位元 C_i 。

SUB	送入加法器的 B	最低 C_i	功能
0	B	0	$A+B$
1	$\bar{B}$	1	$A+\bar{B}+1=A-B$

例 | 1101-0101（四位元）

0101 的 2 的補數為 1011

$1101 + 1011 = 1\ 1000 \rightarrow$ 捨去 C_4 ，結果 1000

易錯提醒

補數計算必須先固定字長；不能把超出的最高進位保留在四位元結果中。

6-3

BCD 加法器

一、為什麼需要修正？

BCD 每一位只能使用 0000~1001。兩個 BCD 位數先以四位元二進位相加；若結果大於 1001，或產生 C_4 ，就必須加 0110 修正。

第一次相加結果	是否修正	第二次加數
0000~1001 且 $C_4=0$	否	0000
1010~1111	是	0110
$C_4=1$	是	0110

修正判斷： $Y_4 = C_4 + S_3S_2 + S_3S_1$

例 | 7+8

$0111 + 1000 = 1111$ (15, 大於 9)

$1111 + 0110 = 1\ 0101 \rightarrow \text{BCD} = 0001\ 0101$

- 前四位 0001 是十位數 1；後四位 0101 是個位數 5。
- 修正加 6 的原因：四位元共有 16 種狀態，但十進位只使用 10 種，差值為 6。

6-4

解碼器：從代碼選出一路

一、基本關係

完整解碼器有 n 個輸入選擇線與 2^n 個輸出。輸入代碼只會選中一個對應輸出。

類型	被選輸出	其他輸出	常用後級
高態動作	1	0	OR 閘組合最小項
低態動作	0	1	NAND 閘組合最小項

二、常用 IC

IC	功能	正常致能條件	輸出動作
74139	雙組 2 對 4 解碼器	$G=0$	低態
74138	3 對 8 解碼器	$G_1=1$ 、 $G_2A=0$ 、 $G_2B=0$	低態

三、以解碼器實現函數

$$F(C,B,A)=\Sigma(1,3,6)$$

高態解碼器： $F=Y_1+Y_3+Y_6$

低態解碼器：將 Y_1 、 Y_3 、 Y_6 接入 NAND 閘

74138 快速判讀

致能時，CBA 的二進位值就是變成 0 的輸出編號；未致能時， $Y_0\sim Y_7$ 全為 1。

6-4

BCD 對七段顯示器

一、七個線段

七段顯示器由 a~g 七個 LED 線段組成。不同數字使用不同線段組合，例如數字 2 點亮 a、b、d、e、g。

類型	共同端	線段點亮準位	常見驅動 IC
共陽極	接正電源	0 (低態)	7446、7447、74246、74247
共陰極	接地	1 (高態)	7448、7449、74248、4511

二、7447 的三個控制端

控制端	主要作用
BI/RBO	遮沒輸入／漣波遮沒輸出；輸入為 0 時全部熄滅
LT	燈泡測試；有效時全部點亮
RBI	零遮沒；可消除不需要顯示的前導 0

接錯會怎樣？

7447 的輸出是低態動作，應搭配共陽極顯示器；若把動作準位判反，點亮與熄滅的邏輯會顛倒。

6-4

編碼器與優先編碼器

一、基本型編碼器

編碼器與解碼器功能相反：把多條輸入中的有效位置轉成較少位元的二進位代碼。若有 m 個輸入、 n 個輸出，則 $m \leq 2^n$ 。

四對二編碼器

有效輸入	BA (輸出)
D_0	00
D_1	01
D_2	10
D_3	11

$$B = D_2 + D_3 \quad A = D_1 + D_3$$

二、優先編碼器

基本型編碼器假設每次只有一個輸入有效；若多個輸入同時有效，優先編碼器只對最高優先權者編碼。

IC	規格	特性
74147	十對四優先編碼器	輸入與輸出皆為低態動作
74148	八對三優先編碼器	可處理多個同時有效輸入

6-5

多工器與解多工器

一、多工器 (MUX)

多工器又稱資料選擇器，從多個資料輸入中選一個送到唯一輸出。2ⁿ 對 1 多工器需要 n 條選擇線。

四對一多工器：

$$F = I_0 S_1 S_0 + I_1 S_1 \bar{S}_0 + I_2 S_1 \bar{S}_0 + I_3 S_1 S_0$$

S ₁ S ₀	送到 F 的資料
00	I ₀
01	I ₁
10	I ₂
11	I ₃

二、解多工器 (DEMUX)

解多工器又稱資料分配器，把唯一資料輸入分送到選擇線指定的某一輸出。1 對 2ⁿ 解多工器同樣需要 n 條選擇線。

- 具有致能控制的解碼器可當解多工器使用。
- 74138 可作為 1 對 8 解多工器；需正確設定其餘致能端。

6-6

比較器

一、一位元比較器

A	B	$F(A>B)$	$F(A=B)$	$F(A<B)$
0	0	0	1	0
0	1	0	0	1
1	0	1	0	0
1	1	0	1	0

$$F(A>B)=A\bar{B}$$

$$F(A=B)=A\odot B=\bar{A}\bar{B}+AB$$

$$F(A<B)=\bar{A}B$$

二、多位元比較

- 從最高有效位元（MSB）開始比較。
- 若最高位不同，立即決定大小；只有相等時才比較下一位。
- 例如 $A=1011$ 、 $B=1001$ ： A_3A_2 與 B_3B_2 相同， $A_1=1>B_1=0$ ，因此 $A>B$ 。

觀念連結

XNOR（ $\odot$ ）在兩輸入相同時輸出 1，因此很適合用來偵測相等。

6-7

以多工器實現布林函數

一、兩種常用方法

方法	選擇線	資料端接法
直接最小項法	n 個變數全部作選擇線	對應最小項接 1，其餘接 0
降一階法	n-1 個變數作選擇線	剩餘變數以 0、1、X、 $\bar{X}$ 接入

二、直接最小項法範例

$$F(A,B,C)=\Sigma(0,2,5,7)$$

使用 8 對 1 多工器， $S_2S_1S_0=ABC$

$I_0=I_2=I_5=I_7=1$ ，其餘資料端=0

三、降一階法範例

$F(A,B,C)=\Sigma(1,2,4,7)$ ，以 AB 作四對一多工器的選擇線

$I_0=C$ ， $I_1=\bar{C}$ ， $I_2=\bar{C}$ ， $I_3=C$

容量判斷

2^n 對 1 多工器若允許資料端接入另一個變數，可實現最多 $n+1$ 個變數的布林函數。

REVIEW

全章重點回顧

主題	一分鐘檢查
設計流程	定變數→定狀態→真值表→化簡→畫電路
半／全加器	S 用 XOR；全加器再考慮 C_i
半／全減器	被減數為 0、減數為 1 時需要借位
加減共用	SUB=0 做加法；SUB=1 反相 B 並加 1
BCD 加法	大於 9 或 $C_4=1$ 時加 0110
解碼器	74138 致能後，被選輸出為 0
七段顯示	共陽極接 0 亮；共陰極接 1 亮
編碼器	多個同時有效時使用優先編碼器
MUX／DEMUX	多選一／一分多；選擇線數為 $\log_2$ 路數
比較器	由 MSB 向 LSB 比較
MUX 實現函數	資料端可接 0、1、變數或其補數

考前 60 秒

先辨認動作準位與致能條件；計算時標出 C_i 、 C_o 、 B_i 、 B_o ；BCD 相加完成後一定檢查是否需加 0110；遇到 MUX 或比較器，先確認 MSB 與選擇線順序。