

循序邏輯電路設計及應用

教師授課重點 × 學生複習講義

時鐘產生器 · 非同步計數器 · 移位暫存器 · 狀態圖 ·
同步計數器 · 應用實例

本章學習目標

能計算 555 時鐘頻率；分析非同步與同步計數器的模數、延遲和輸出；理解移位暫存器與狀態圖，並依狀態流程完成同步計數器的分析與設計。

節次	核心內容	學生要會
8-1	時鐘脈波產生器	CMOS／555 週期、頻率與工作週期
8-2	非同步計數器	MOD、除頻、延遲與截短計數
8-3	移位暫存器	左右移與 SISO／SIPO／PISO／PIPO
8-4	狀態圖與狀態表	狀態編碼、轉移與簡化
8-5～8-6	同步計數器與應用	環形／強生／二進位同步設計

8-1

時鐘脈波與無穩態多諧振盪器

時鐘脈波是連續、週期性的方波，提供循序電路共同的時間基準。無穩態電路不需外加觸發即可持續振盪。

參數	關係
週期	$T=t_H+t_L$
頻率	$f=1/T$
工作週期	$D=t_H/T \times 100\%$

CMOS 邏輯閘 RC 振盪器的頻率與電阻、電容的乘積成反比；R 或 C 增加，充放電變慢，頻率降低。

單位檢查

$k\Omega \times \mu F$ 的結果是 ms； $M\Omega \times \mu F$ 的結果是 s。先換單位，可避免頻率差 1000 倍。

8-1

555 無穩態多諧振盪器

階段	電容路徑	輸出
充電	VCC 經 R_1 、 R_2 對 C 充電	高態
放電	C 經 R_2 與第 7 腳放電	低態

$$t_H = 0.693(R_1 + R_2)C$$

$$t_L = 0.693R_2C$$

$$T = 0.693(R_1 + 2R_2)C$$

$$f \approx 1.44 / [(R_1 + 2R_2)C]$$

例 | $R_1 = 10 \text{ k}\Omega$ 、 $R_2 = 20 \text{ k}\Omega$ 、 $C = 10 \text{ }\mu\text{F}$: $T = 0.693 \times 50 \text{ k}\Omega \times 10 \text{ }\mu\text{F} \approx 0.3465 \text{ s}$, $f \approx 2.89 \text{ Hz}$ 。

判讀重點

基本 555 無穩態電路中，充電經 $R_1 + R_2$ 、放電只經 R_2 ，因此通常 $t_H > t_L$ 、工作週期大於 50%。

8-2

非同步（漣波）計數器

只有第一級直接接外部 CK；後級由前一級輸出推動，因此狀態改變像漣波逐級傳遞。

項目	重點
優點	接線簡單、邏輯閘少
缺點	延遲逐級累積，不適合高速時脈
n 級完整計數	$MOD=2^n$ ，範圍 $0 \sim 2^n - 1$
第 k 級頻率	$f_Q(k) = f_{CK} / 2^k$ （第 1 級為除 2）

$$T_{\text{delay}} = n \cdot t_{\text{FF}} + t_{\text{gate}}$$

$$f_{\text{max}} = 1 / T_{\text{delay}}$$

例 | 4 個正反器，每級 25 ns，另有邏輯閘 10 ns：總延遲 110 ns， $f_{\text{max}} \approx 9.09 \text{ MHz}$ 。

8-2

上數、下數與非 2^N 模計數

計數型態	負緣觸發常見串接	狀態方向
上數	前級 Q 接下級 CK	000→001→010→...
下數	前級 $\overline{Q}$ 接下級 CK	111→110→101→...

設計 M 模計數器時，選最小 n 使 $2^N \geq M$ ，再偵測第一個不需要的狀態，利用非同步清除／預設把電路拉回起始狀態。

目標	最小正反器數	截短狀態範例
MOD-6	3	偵測 110 後清除為 000
MOD-10	4	偵測 1010 後清除為 0000
MOD-24	5	偵測 11000 後清除為 00000

注意

短暫出現的清除偵測狀態屬於傳播過程；實際電路要評估毛刺與清除脈波寬度。

8-3

移位暫存器

暫存器以多個 D 正反器儲存多位元資料；移位暫存器在時脈邊緣將資料向左或向右移動一級。

縮寫	輸入方式	輸出方式	典型用途
SISO	串列	串列	延遲線
SIPO	串列	並列	序列轉並列
PISO	並列	串列	並列轉序列
PIPO	並列	並列	資料暫存

右移／左移的判斷以資料往哪一個位元位置移動為準，須先確認圖中 MSB 與 LSB 的方向。

例 | 四位元右移暫存器 $Q_3Q_2Q_1Q_0$ 初態 1010，串入資料依序為 1、0；兩個時脈後若新資料進入 Q_3 ，狀態依序為 1101、0110。

8-4

狀態圖與狀態表

圖形元素	意義
圓圈	一個狀態，通常標示 S_0 、 $S_1 \dots$
箭頭	由現態到次態的轉移
I/O	箭頭標籤左側為輸入、右側為輸出

狀態表把圖形資料改寫成「現態、輸入、次態、輸出」的表格，便於後續建立激勵表與化簡。

- 列出所有可達狀態與每一種輸入。
- 沿箭頭填入次態，並抄錄輸出。
- 檢查是否有等價狀態；若對所有輸入都產生相同輸出且轉到等價狀態，可合併。
- 為剩餘狀態編碼； N 個狀態至少需 $\lceil \log_2 N \rceil$ 個正反器。

8-5

同步計數器與延遲

所有正反器的 CK 直接相連，會在同一有效邊緣同時動作；組合邏輯決定各級在下一次邊緣要保持或轉態。

比較	非同步計數器	同步計數器
CK	只接第一級，後級漣波	每級共同接 CK
延遲	約 $n \cdot t_{FF} + t_{gate}$	約 $t_{FF} + K \cdot t_{gate}$
速度	較慢	較快
電路	簡單	需額外組合邏輯

$$T_{delay(sync)} = t_{FF} + K \cdot t_{gate}$$

$$f_{max} = 1 / T_{delay(sync)}$$

例 | $t_{FF}=18\text{ ns}$ 、兩層邏輯閘每層 6 ns ： $T=30\text{ ns}$ ， $f_{max}\approx 33.3\text{ MHz}$ 。

8-5

環形計數器與強生計數器

類型	回授方式	n 個正反器的模數	特色
環形	最後級 Q 回到第一級	n	一個 1 循環移動
偶數模強生	最後級 $\bar{Q}$ 回到第一級	2n	連續填入 1 再填入 0
奇數模強生	以 JK 特殊回授	2n-1	缺少全 1 狀態

環形計數器必須預先載入非全 0 的 one-hot 狀態；若全 0 且回授不含反相，會卡在 000...0。

三位元偶數模強生計數序列例：000→100→110→111→011→001→000。

輸出頻率

M 模計數器若某輸出每 M 個時脈重複一次，該週期性輸出的基本頻率為 f_{CK}/M 。仍需依實際輸出波形確認工作週期。

8-5

二進位同步計數器分析

- 步驟 1：寫出每個正反器輸入端的布林式。
- 步驟 2：假設一個現態，利用真值表／特徵方程式求次態。
- 步驟 3：逐一追蹤，直到狀態重複，完成狀態分析表。
- 步驟 4：依循環狀態數判斷模數，依數值變化判斷上數、下數或無規則。

對 JK 正反器，可直接使用 $Q_{n+1} = \overline{J}Q_n + KQ_n$ ； $J=K=1$ 表示該位在當次邊緣轉態。

自我啟動

未使用狀態不能只忽略。應檢查電路從未使用狀態出發，是否能回到預定循環，避免鎖死。

8-5

二進位同步計數器設計

步驟	工作
1	依規格畫狀態圖
2	決定正反器類型與個數 n ，令 $2^n \geq M$
3	由 $Q_n \rightarrow Q_{n+1}$ 建立各級激勵表
4	用卡諾圖化簡每一個輸入函數
5	依化簡式畫電路並驗證所有狀態

標準二進位同步上數器的轉態條件：最低位每次轉態；較高位只有在所有較低位皆為 1 時轉態。

$$T_0=1 \quad T_1=Q_0 \quad T_2=Q_1Q_0 \quad T_3=Q_2Q_1Q_0$$

若改用 JK 正反器，可令每級 $J=K=T$ 。

8-6

應用：電子骰子與計數顯示

典型電子骰子由高速時鐘、MOD-6 計數器、解碼／顯示或 LED 配置電路組成。按鍵放開時鎖住所停狀態，因高速循環而近似隨機。

模組	功能	設計檢查
時鐘	提供快速脈波	頻率足夠高且穩定
計數器	產生 6 個狀態	排除 0 或映射成 1~6
控制	按下時跑、放開時停	去彈跳與使能邏輯
顯示	把狀態轉成點數	非法狀態的安全輸出

整合觀念

實際系統通常同時用到第 6 章組合邏輯（解碼）與本章循序邏輯（記憶、計數）。

REVIEW

本章總整理與自我檢核

- 我能使用 555 公式求 t_H 、 t_L 、 T 、 f 與工作週期。
- 我能由正反器數求 MOD、除頻與最小位元數。
- 我能分辨非同步與同步計數器的延遲來源。
- 我能分辨 SISO、SIPO、PISO、PIPO 與左右移。
- 我能把狀態圖改寫成狀態表，並檢查未使用狀態。
- 我能判斷環形、偶數／奇數模強生計數器的模數。
- 我能依五個步驟分析或設計二進位同步計數器。