ELECTRONICS 2025, 14, 3993

Triển khai tối ưu YOLOv3-Tiny cho nhận dạng ảnh và video thời gian thực trên FPGA

208 FPS · 2,55 W · Zynq-7020 giá khoảng 150 €

Riccardo Calì, Laura Falaschetti, Giorgio Biagetti

Università Politecnica delle Marche, Ancona, Ý

BỐI CẢNH

Vì sao cần suy luận ngay trên drone

Độ trễ thấp

Quyết định tại chỗ, không chờ máy chủ phản hồi.

Mất mạng vẫn chạy

Tìm kiếm cứu nạn, nông nghiệp, vùng không có sóng.

Công suất, pin

GPU quá nặng, nóng và tốn pin cho drone nhỏ.

FPGA giá rẻ + mạng lượng tử hóa: hiệu năng trên mỗi watt tốt, linh hoạt hơn ASIC.

KHOẢNG TRỐNG VÀ ĐÓNG GÓP

Ba khoảng trống, ba câu trả lời

Khoảng trống trong tài liệu	Đóng góp của bài báo
Phần lớn công trình nhắm FPGA cao cấp	Chạy trọn YOLOv3-Tiny trên Zynq-7020 giá thấp
Thiếu chuỗi công cụ từ huấn luyện đến triển khai	Quy trình đầu-cuối: Brevitas, FINN, driver tùy biến
Ít so sánh FPS/W có hệ thống	Đo công suất thật, so với Coral TPU và các FPGA khác

Trọng tâm là tối ưu cài đặt số (tài nguyên, tránh nghẽn pipeline), không phải kiến trúc mạng.

CÔNG CỤ HIỆN CÓ

Vì sao chọn FINN

Công cụ	Đánh giá của tác giả cho Zynq-7000
FINN	Trưởng thành, có RTL tối ưu, dataflow streaming. Được chọn (v0.10)
Vitis AI	Đã ngừng hỗ trợ Zynq-7000; thiết bị đích trên 10 W, từ 300 $
NVDLA	Chỉ vài FPS với AlexNet ngay cả trên Kintex-7
NN2FPGA	Chỉ dùng HLS, chưa có minh chứng trên board nhỏ
fpgaConvNet	Tốn tài nguyên; tái cấu hình từng phần quá chậm

NỀN TẢNG PHẦN CỨNG

Z-Turn Board V2 với Zynq XC7Z020

53,2K	140	220	2×A9
LUT	BRAM (chứa trọng số)	DSP48 slice	ARM 750 MHz (PS)

1 GiB DDR3, Gigabit Ethernet, micro-SD, HDMI. Giá board khoảng 150 €, công suất vài watt.

QUY TRÌNH THIẾT KẾ

Từ PyTorch đến bitstream

1
QAT
Brevitas trên YOLOv5, VisDrone

2
QONNX
Xuất ONNX, tách lớp detect

3
Streamline
Bỏ float, Conv thành Im2Col + MatMul

4
Ánh xạ
MVU + SWG, một dataflow partition

5
Tối ưu
RTL/HLS, folding, FIFO, BRAM

6
Vivado
HLS, ghép IP, bitstream, PYNQ

Hoán vị trục và nhân tỉ lệ khử lượng tử giao cho CPU ARM trong driver.

MÔ HÌNH

Thu gọn YOLOv3-Tiny cho FINN

Thay đổi	Lý do
Bỏ upsample và concat	FINN chưa hỗ trợ rẽ nhánh
Số kênh giảm 5 lần	Vừa bộ nhớ trong FPGA
Tách lớp detect	Chỉ là phép tỉ lệ, hợp với float trên PS
Một nhánh phát hiện	Hệ quả của bỏ nhánh rẽ

Lượng tử hóa

Lớp đầu và cuối: INT8. Các lớp còn lại: INT4 cho trọng số và kích hoạt.

Dữ liệu

VisDrone, lớp car. Ảnh 416×416, 300 epoch, batch 64.

RTL hay HLS cho từng lớp

Loại DSP	4b×4b	8b×8b
HLS	1 MAC/DSP	1 MAC/DSP
RTL DSP48E1	4 MAC/DSP	2 MAC/DSP

RTL: đóng gói DSP

Nhiều MAC trong một chu kỳ DSP48E1; SWG RTL có parallel window.

HLS: dùng khi hết DSP

Kiểu LUT cho phép unfold thêm mà không vượt 220 DSP.

Trộn RTL và HLS theo từng lớp để dùng hết cả DSP lẫn LUT.

TỐI ƯU PHẦN CỨNG 2

Folding, FIFO và lớp MaxPool nghẽn

Folding lặp

Bắt đầu SIMD = PE = 1, mở rộng lớp chậm nhất đến khi cân bằng chu kỳ.

FIFO giữa các lớp

Độ sâu tìm bằng mô phỏng RTL. Quá ngắn thì stall, quá dài thì phí BRAM.

StreamingMaxPool (HLS)

2,6×

570 000 chu kỳ thực tế so với 216 320 dự đoán. Làm thông lượng giảm 3,43 lần.

SỬ DỤNG TÀI NGUYÊN PL

Dùng gần hết mọi thứ trên chip

98,6%

BRAM: 138 / 140

92,7%

DSP: 204 / 220

78,2%

LUT: 41 605 / 53 200

LUT thực tế cao hơn ước tính 26 694 vì Vivado chuyển bớt BRAM sang LUT-RAM và các khối HLS dùng nhiều LUT hơn dự kiến.

DRIVER KIỂU TPU

FPGA như bộ tăng tốc qua Ethernet

InferClient

Thu hình, tiền xử lý, gửi khung, hậu xử lý, hiển thị: bốn luồng song song.

WebSocket

JSON cho lệnh load_model, status. Nhị phân cho khung ảnh.

InferServer

Chạy trên ARM, gom lô đến 100 khung, đẩy qua DMA vào IP YOLOv3-Tiny.

Nạp mô hình động bằng tệp .fnn (bitstream, hwh, pkl, info json) và kiểm tra MD5.

KẾT QUẢ: ĐỘ CHÍNH XÁC

mAP giảm mạnh do thu gọn mạng

Chỉ số	Gốc	Đã thu gọn
Precision	67,06%	48,16%
Recall	38,44%	17,16%
mAP@0.5	41,76%	17,68%

Bỏ một nhánh phát hiện làm recall giảm một nửa.

Ảnh drone thực tế cho tỉ lệ phát hiện cao hơn nhiều (độ cao bay cố định thì kích thước xe ổn định).

Mục tiêu bài báo là tài nguyên và tốc độ, không phải độ chính xác.

KẾT QUẢ: HIỆU NĂNG

Thông lượng tăng tuyến tính theo clock

Clock	Batch 1	Batch 100
50 MHz	43,9 FPS	52,2 FPS
100 MHz	86,5 FPS	104,4 FPS
200 MHz	**164,8 FPS**	**208,7 FPS**

Dự tính và thực đo

Tại 100 MHz: ước tính 462 FPS, mô phỏng RTL 135 FPS, đo thực 104 FPS.

Độ trễ batch 1

6,07 ms ở 200 MHz.

Batch 100 lấp đầy pipeline, hơn batch 1 khoảng 17%. Driver Python làm FPS thực giảm 21–50%.

KẾT QUẢ: CÔNG SUẤT

Đo thực trên cả board: 2,55 W

Clock	Công suất	FPS (b=100)	FPS/W
Rảnh	1,90 W	-	-
50 MHz	2,12 W	52,2	24,6
100 MHz	2,38 W	104,4	43,9
200 MHz	**2,55 W**	**208,7**	**81,9**

1,9 W nằm ở PS và DDR; phần PL chỉ thêm 0,22–0,65 W.

Nhiệt độ die đo 53,1 °C, không tản nhiệt.

Tần số cao hiệu quả hơn vì công suất tĩnh của PS được chia cho nhiều khung hơn.

SO SÁNH 1

Với Google Coral Edge TPU (batch 1)

Chỉ số	Coral 250 MHz	Coral 500 MHz	FPGA 100 MHz	FPGA 200 MHz
Độ trễ (ms)	9,69	6,73	11,56	6,07
FPS	103,2	148,7	86,5	164,8
Công suất (W)	1,2 †	2,4 †	2,38	2,55
FPS/W	86,0	62,0	36,3	64,5

† Công suất Coral lấy từ datasheet, không đo. Coral dùng mô hình FP32 rồi PTQ int8, không cùng mạng với FPGA.

SO SÁNH 2

Với các triển khai FPGA khác

Công trình	Board	Bit	FPS	W	FPS/W
FINN-R	PYNQ-Z1	1W3A	29,9	2,5	11,96
SATAY	VCU110	8W16A	69,9	15,4	4,54
SATAY	VCU118	8W16A	147,1	42,9	3,43
LPYOLO	Z7020	4W4A	19,1	2,4	7,97
Bài báo này	**Z7020**	**4W4A**	**208,8**	**2,55**	**81,85**

So với LPYOLO (cùng mạng, cùng chip): FPS gấp gần 10 lần nhờ folding cân bằng và dùng song song cả DSP lẫn LUT.

HỆ THỐNG ĐẦU-CUỐI

Từ camera đến hộp bao: 30 FPS

30

FPS qua Ethernet có dây (LPYOLO: 18)

13 ms

độ trễ luồng tối đa, so với 130 ms qua WiFi

~12 ms

suy luận mỗi khung, driver FINN chuẩn, 200 MHz

Nút thắt nằm ở sao chép dữ liệu trong Python, không phải ở mạng trên FPGA. Video drone thực: hầu hết ô tô được phát hiện.

NHẬN XÉT

Điểm mạnh và điểm cần thận trọng

Điểm mạnh

- Quy trình đầu-cuối, mã nguồn công khai
- Đo công suất thật, giải thích vì sao ước tính lệch
- Thành thật về nút thắt MaxPool HLS và driver

Cần thận trọng

- mAP 17,7% một lớp, mạng bị cắt nhiều
- Công suất Coral lấy từ datasheet
- Mức cải thiện nêu không nhất quán: 3–7×, 7–24×, 7,3×; Bảng 16 cho 6,8–24×

KẾT LUẬN

FPGA giá rẻ chạy được thời gian thực

Đã đạt được

- 208 FPS ở 200 MHz với 2,55 W trên Zynq-7020
- Tốc độ ngang Coral Edge TPU, linh hoạt hơn
- Vượt các FPGA khác về FPS/W

Hướng tiếp theo

- Driver C bare-metal: tiết kiệm trên 20% công suất
- Mô hình lớn hơn, dùng bộ nhớ hiệu quả hơn
- Mở rộng sang UAV và IoT

Xin cảm ơn

Hỏi và đáp

Calì, R.; Falaschetti, L.; Biagetti, G. Electronics 2025, 14, 3993.
doi:10.3390/electronics14203993