Ausgabe der Aufgabe: 27. September 2017

Eingabefrist: 23. Oktober 2017, 24:00 Hausaufgabe 1 kann bis zum Ende der Nachholungswoche (15. Dezember 2017, 24:00) mit der Einzahlung des

Extraprozessengebührs eingegeben werden

Die Aufgabe wird in elektronischer Form, in PDF Format durch Hausaufgabeneingabeportal https://hf.mit.bme.hu/eingegeben.

Registration ist erforderlich! Erreichbare Punkte: max. 15, IMSC Punktzahl: 5

Persönliche Digit-Kodes sind am Ende dieses Dokuments verfügbar!

Digitaltechnik Hausaufgabe 1

Entwurf sequentieller Schaltnetze

Name:	NEPTUN:	Email:	
Bajczi Levente	XAO5ER	levente.bajczi@edu.bme.hu	
Lehrkreis:	Jahrgang:	DIGITKODE:	
Deutschkurs	2017	2745136	

Die Aufgaben wurden selbständig, ohne unerlaubtes Hilfsmittel und ohne unmittelbare Mitwirkung der Anderen gelöst

(A feladatokat önállóan, meg nem engedett segédeszközök használata és mások közvetlen közreműködése nélkül

oldottam meg:)

Unterschrift (Aláírás)

Zusammenfassung der Ergebnisse

Die drei Arten von endlichen Zustandsautomaten zahlen nach der Reihenfolge, die durch meinen Digitkode angegeben wurde. Das gemeine Simulationsdiagramm sieht folgenderweise aus:



Anhand der Ergebnisse ist es klar, dass die Hausaufgabe gut gelöst wurde, weil die drei Ausgänge schauen die richtige Werte, was ich (anhand meines persönlichen Digit-Kodes) erwartete. Die drei verschiedene Weise, wodurch die Aufgabe gelöst wurde, waren alle sehr interessant zu entwickeln, aber am meisten gefällt mir die letzte, weil eine durch einer Binärzähler durchgeführte Lösung mich andernfalls nicht eingefallen hätte.

HA1_1
Die erste Weise war um eine Zustandsübergangstabelle orientiert. Meine Digit-Kode ergibt die folgende Tabelle:

Aktuell	Folgezustand
0	2
2	7
7	4
4	5
5	1
1	3
3	6
6	0



Aktuell	Folgezustand
0 – 000	2 – 010
1 – 001	3 – 011
2 – 010	7 – 111
3 – 011	6 – 110
4 – 100	5 – 101
5 – 101	1 – 001
6 – 110	0 – 000
7 – 111	4 – 100

Daraus die Karnaugh-Tabellen sind (Seien a, b, und c der dritten, zweiten und ersten Ziffern des aktuellen Zustandes in Binärform):

Folgezustand[0]:

	00	01	11	10
0	0	1	0	1
1	1	1	0	0

Folgezustand[1]:

	00	01	11	10
0	1	1	1	1
1	0	0	0	0

Folgezustand[2]:

	00	01	11	10
0	0	0	1	1
1	1	0	1	0

Die Ausgänge anhand dieser Tabellen sind:

```
Folgezustand[0] = /a*/b*c + /a*b*/c + a*/b*/c + a*/b*c

Folgezustand[1] = /a*/b*/c + /a*/b*c + /a*b*c + /a*b*/c

Folgezustand[2] = /a*b*c + /a*b*/c + a*/b*/c + a*b*c
```

Nach Minimisierung (zuerst durch die Einkreuzung von Primimplikanten):

```
Folgezustand[0] = a*/b + /b*c + /a*b*/c

Folgezustand[1] = /a

Folgezustand[2] = /a*b + b*c + a*/b*/c
```

Für wenigsten *product-terms* getestete Ausgänge, mithilfe von **Logic Friday**:

Mit diesen logischen Ausdrücken habe ich die Module entwickelt, die bei jeder steigenden Taktflanke den nächsten Zustand (für jedes Bit) anhand des aktuellen Zustandes berechnet. Diese Implementation folgt den Moore-Modell, weil die Ausgänge nur von dem aktuellen Zustand abhängen.


In der Implementation bei jeder steigenden Taktflanke wird jedes Bit anhand dieser Formeln berechnet (oder bei RESET wird jedes Bit nulliert), dann zu den Ausgängen ausgeführt.

Die Code meiner Implementation ist hier zu sehen:

Dieses Ergebnis zeigt, dass zwei Elemente können mehr als einmal verwendet werden (A*\B*\C und \A*B*\C). Diese Erscheinung bedeutet eine Verkleinerung in der Anzahl der nötigen Elemente in diesem Netzwerk.

```
module MAN FSM(
21
        input clk,
        input rst,
23
        output [2:0] man_out
24
25
26
        reg [2:0] state;
28
        reg [2:0] next_state;
29
        wire a, b, c;
        assign {a,b,c} = state;
30
31
        always @ (posedge clk)
33
        begin
           if(rst) state <= 3'b0;
           else
                next_state[0] = a & ~b & ~c | ~b & c | ~a & b & ~c;
                next state[1] = ~a;
38
                next state[2] = a & ~b & ~c | b & c | ~a & b & ~c;
40
                state <= next state;
41
42
43
        assign man out = state;
44
45
    endmodule
46
```

Das Ergebnis der Simulation:




HA12

Die zweite Weise wurde durch dem Allgemeinen FSM-Planungsmethodik durchführbar (mit den Schritten angeschaut):

1. Die Zustände definieren:

START	0 – 000	
Α	2 – 010	
В	7 – 111	
С	4 – 100	
D	5 – 101	
Е	1-001	
F	3 – 011	
G	6 – 110	



- 2. Entscheidung darüber, dass ich den **Moore-Modell** brauche (ähnlich zu HA1_1, nur der aktuelle Zustand soll die Ausgänge beeinflussen).
- 3. Der Zustandsdiagram zeigt, wie diese Zustände einander folgen sollten.


Mithilfe von diesen Punkten die Entwicklung des Modules war eigentlich einfach: für jeden Zustand definierte ich einen Parameter, dessen Name START für 0, und A-G für die Reste war (Sehen Sie die Tabelle oben für die Zuordnungen).

Bei jeder steigenden Taktflanke wird der Zustand aktualisiert mit dem Wert von dem nächsten Zustand, der bei anhand der Zustandsdiagram "berechnet" wird (bei RESET wird START als Zustand ausgegeben).

Die Code meiner Implementation ist hier zu sehen:


```
module STD_FSM(
21
                                            45
                                                     always @ (*)
22
         input clk,
                                            46
                                                     begin
23
         input rst,
                                            47
                                                           case (state)
24
         output [2:0] std_out
                                                              START:
                                            48
                                                                        next_state <= A;
25
         );
                                            49
                                                              Α:
                                                                        next_state <= B;
         parameter START = 3'b000;
26
                                                              в:
                                                                        next state <= C;
                                            50
                           = 3'b010:
                                                              c:
         parameter A
27
                                            51
                                                                        next_state <= D;
                           = 3'b111;
                                                              D:
28
         parameter B
                                            52
                                                                        next_state <=
         parameter C
                           = 3'b100;
                                                                        next_state <= F;
29
                                            53
                                                              E:
                                                              F:
                                                                        next_state <= G;
         parameter D
                           = 3'b101;
                                            54
30
                                                                        next_state <= START;</pre>
                                                              G:
31
         parameter E
                           = 3'b001;
                                            55
                                            56
                                                           endcase
         parameter F
                           = 3'b011;
32
                                                     end
                                            57
         parameter G
                           = 3'b110;
33
                                           58 endmodule
34
         reg [2:0] state;
35
36
         reg [2:0] next_state;
37
         assign std out = state;
38
         always @ (posedge clk)
39
40
         begin
              if(rst) state <= START:
41
42
              else state <= next_state;
43
         end
```

Das Ergebnis der Simulation:



HA1 3

Die dritte Weise ähnelt die zweite darin, dass die Zustände nach ihren "Indizes" behandelt werden, aber anstatt Parametern (START, A-G) benutzen wir jetzt einen 3:8 Dekoder in einem Busmultiplexer, anhand dessen und eines Binärzählers (der die Eingänge von dem Dekoder generiert) den Wert von dem nächsten Index berechnet und zu den Ausgängen ausgeführt wird. (Zum Beispiel, wenn der Binärzähler den Wert 1012 nach den Dekoder "schickt", wählt die Dekoder den 1012-ten (5-ten) Index aus, und deshalb wird der aktuelle Zustand 1 als Wert haben):



Die Implementation dieses Modules folgt diese Logik Schritt für Schritt: ein always-Block zählt in 3 Bits von 0 bis 7 bei jeder steigenden Taktflanke (dann wegen Überlauf wieder von 0) und ein anderer ist der Busmultiplexer, dessen Eingänge die Ausgänge des Binärzählers sind und als Ausgang gibt den Wert des aktuellen Zustands aus (mit einer case-Statement in Verilog durchgeführt). RST nulliert die Zahl in dem Binärzähler.

Die Code meiner Implementation ist hier zu sehen:

```
module IND FSM(
21
         input clk,
22
23
         input rst.
24
         output [2:0] ind_out
25
26
27
         reg [2:0] out, cnt;
28
         assign ind out = out;
29
30
         always @ (posedge clk)
31
         begin
           if(rst) cnt <= 3'00;
32
33
           else cnt <= cnt + 3'ol:
         end
34
35
36
         always @ (*)
         begin
37
38
           case (cnt)
39
              3'o0: out <= 3'b000;
              3'ol: out <= 3'b010;
40
              3'o2: out <= 3'b111;
41
              3'o3: out <= 3'b100;
42
43
              3'o4: out <= 3'b101;
44
              3'o5: out <= 3'b001;
              3'o6: out <= 3'b011;
45
              3'o7: out <= 3'b110;
46
           endcase
47
         end
48
49 endmodule
```

```
Der Topmodule, die diese Einheiten zusammenhielt,
instanziiert jede Submodule, damit sie funktionellen
können. Die Code dafür:
     module HF1(
  6
         input rst,
         input clk.
         output [2:0] ind out.
  8
         output [2:0] man out.
  9
         output [2:0] std out
 10
         );
 11
 12
         IND_FSM ind(.rst(rst), .clk(clk), .ind_out(ind_out));
 13
         MAN_FSM man(.rst(rst), .clk(clk), .man_out(man_out));
 14
         STD_FSM std(.rst(rst), .clk(clk), .std_out(std_out));
 15
 16
 17
    endmodule
 18
```

Das Ergebnis der Simulation: