船用微型计算机及接口技术 第五章知识整理

前言

个人整理总结,仅作为复习参考使用,并不权威,如有错误纰漏,欢迎指正,请联系 2124436512@qq.com 或 y0r4h21@whut.edu.cn。此文档完全免费

存储单元的编址、译码电路设计等部分和数字电路关系密切,课后习题和课堂作业也均没有提到相关内容,考试也不会涉及,故本文档略过(可能会提到部分概念),实在抱歉。

第一节 半导体存储器概述

半导体存储器由能够表示二进制数"0"和"1"的、具有记忆功能的半导体器件组成。 能存放一位二进制数的半导体器件称为一个存储元,每个存储单元由8个存储元构成。 也就是说,一个存储单元由8个二进制位组成(也就是1个字节)。

内存储器

内存储器分为随机存取存储器 RAM 和只读存储器 ROM。

当计算机断电后, RAM 中所存信息全部消失, ROM 则不会。

ROM 可以分为四种: 掩模 ROM, 一次性可写 ROM, EPROM, EEPROM。

虽然 ROM 称为"只读"存储器,但是真正意义上的只读存储器只有掩模 ROM 和一次 性可写 ROM。(它俩在今天的计算机系统中已经基本不再作为存储器芯片使用了)

EPROM 和 EEPROM 其实是可读写的,即他们是可读写只读存储器(很奇怪对吧)

微机中的存储器系统

微型计算机中的存储器总体上包括内存储器与外存储器,也存在虚拟存储器,如图



■ 脱机外存

■ 虚拟存储器



挨个说明:

主内存→主板上的内存条。

高速缓冲存储器→cache 芯片,集成在主板上。

联机外存→插电脑上的硬磁盘。

脱机外存→U 盘,光碟。


虚拟存储器→虚拟内存

存储器系统:将两个或两个以上速度、容量和价格各不相同的存储器用硬件、软件或 软硬件相结合的方法连接起来,使整个系统的存储速度接近最快的存储器,容量接近最大 的存储器, 价格接近于最便宜的存储器。

微型计算机中的存储器系统主要有: Cache 存储器系统、虚拟存储器系统。


Cache

- Cache
 - 高速缓存存储器




虚拟存储器系统

- 虚拟存储器系统由主内存和部分硬磁盘构成,主要由操作系统管理。
 - 对应用程序员是透明的
- 主要设计目标:
 - 扩大存储容量



微机中的存储器示意图如图



第二节 随机存取存储器 RAM

■ 特点:

- 可以随机读或写操作
- 掉电后存储内容即丢失

■ 类型:

- 静态随机存取存储器 (SRAM)
- 动态随机存取存储器 (DRAM)

要求:

利用已有存储器芯片,设计需要的半导体存储器

RAM 静态存储器(SRAM) → 存储元为双稳态电路 动态存储器(DRAM) → 存储元为电容

DRAM 的特点:存储元主要由电容构成,需要定时刷新(即需要定时为存储元进行读或写操作,此过程也就是电容充电放电的过程)。

SRAM 的存储元由双稳态电路构成,存储信息较为稳定。

译码方式

分为全地址译码和部分地址译码。

全地址译码

用全部的高位地址信号作为译码信号,使 得存储器芯片的每一个单元都占据一个唯 一的内存地址。

部分地址译码

用部分高位地址信号(而不是全部)作为译码信号,使得被选中存储器芯片占有几组不同的地址范围。

第三节 只读存储器 ROM

这里探讨的是只读存储器中的 EPROM 与 EEPROM。 其中, EPROM 采取紫外线擦除的方式。 EEPROM 采取电擦除的方式。

EPROM

特点:

- 1.可多次编程写入
- 2.掉电后内容不丢失
- 3.内容的擦除需要用紫外线擦除器

EEPROM

特点:

- 1.可在线编程写入
- 2.掉电后内容不丢失
- 3.内容擦除采用电擦除的方式

闪速 EEPROM

- 通过向内部控制寄存器写入命令的方法来控制芯片的 工作方式。
- 通过读状态寄存器的值,获取芯片当前工作状态
- 与SRAM的区别:
 - 在进行写入和擦除操作时需要12V编程电压
- 与普通EEPROM的区别:
 - 通过读状态寄存器的内容确定是否可继续写入
 - 提高写命令字的方式控制其处于何种工作方式。

工作方式

读单元内容 数据读出《读内部状态寄存器内容 读芯片的厂家及器件标记

编程写入:数据写入,写软件保护

字节擦除, 块擦除, 片擦除 擦除挂起

第四节 高速缓存 cache

基本概念

设置 cache 的理由: CPU 与主存之间在执行速度上存在较大差异; 高速存储器芯片的价格较高。

设置 cache 的条件: (cache 能极大提高计算机的处理能力的原理)

程序的局部性原理

时间局部性:


最近的访问项可能在不久的将来再次被访问

空间局部性:

一个进程所访问的各项, 其地址彼此很接近

Cache 的工作原理如图

Cache的工作原理



Cache 的命中率:访问内存时,CPU 先访问 cache,如果找到了所需要的内容则称为"命中",否则"不命中"。(如果不命中,就到 RAM 里去找内容)因为 cache 和 RAM 存在存取速度上的差异。所以命中率影响系统的平均存取速度。

Cache 存储器系统的平均存取速度为:

cache 存取速度*命中率+RAM 存取速度*不命中率


cache 与内存的空间比一般为 1:128。

Cache的分级体系结构

- 一级Cache: 容量一般为8KB---64KB
 - 一级Cache集成在CPU片内。L1 Cache分为指令Cache和数据Cache。使指令和数据的访问互不影响。指令Cache用于存放预取的指令。数据Cache中存放指令的操作数。
- 二级Cache:容量一般为128KB---2MB 在PentiumII之后的微处理器芯片上都配置了二 级Cache,其工作频率与CPU内核的频率相 同。

Cache的分级体系结构

系统中的二级Cache



第五节 个人感悟

结合题目 我个人觉得要做这章的题目需要知道以下知识

- [1] 本章中给出的一些内存储器等相关内容的基础概念。
- [2] 1GB=1024MB; 1MB=1024KB; 1KB=1024B; 1B 就是 1byte,由 8 个二进制位组成。(严谨的说要分 MIB 和 MB,这里不用考虑那么多)
- [3] RAM 在断电后所存信息全部消失, ROM 则不会。
- [4] ROM 虽然叫只读存储器,但如今常用的 EPROM 和 EEPROM 都是可读可写的。 EPROM 可以多次编程写入, EPPROM 可以在线编程写入。

- [5] 存取速度: 内部寄存器>cache>主存>外存。Cache 的主要目的是提高 CPU 访问内存的速度。
- [6] Cache 中"命中率"的相关知识点,分级 cache 的知识(课后习题部分)
- [7] 对存储器访问时,地址先有效。
- [8] 全地址译码方式不是指的是全部地址线都要连接到地址译码器。