

"Generador de frecuencias de 0000 a 9999Hz de 4 tipos de forma de onda"

ALUMNO: ZARAZUA AGUILAR LUIS

**FERNANDO** 

GRUPO: 2MM9

PROFESOR: RODRÍGUEZ FUENTES

MIGUEL ÁNGEL

MATERIA: DISPOSITIVOS LÓGICOS PROGRAMABLES





#### Planteamiento del Problema

Esta práctica tiene como objetivo mostrar 4 señales distintas en el osciloscopio con frecuencias desde 0 Hz hasta 9999 Hz, para esto se usó un arreglo R2R de 16 bits que divide ponderadamente el voltaje en potencias de 2. En la resolución del problema se usaron dos memorias una que contenía las señales y otra que tenía los valores del contador para generar correctamente la frecuencia esto para reducir la labor matemática de calcular los valores. Para seleccionar la frecuencia adecuada se cuenta con un selector de 2 bits, un botón de incremento y otro de decremento, con el selector se puede seleccionar si se incrementa/decrementa de 1,10,100 o 1000.

## **Código Principal**

```
library IEEE;
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.NUMERIC STD.ALL;
use IEEE.STD LOGIC (UNSIGNED.ALL;
-- Uncomment the following library declaration if using
-- arithmetic functions with Signed or Unsigned values
--use IEEE.NUMERIC_STD.ALL;
  -- Uncomment the following library declaration if instantiating
-- any Xilinx primitives in this code.
--library UNISIM;
--use UNISIM.VComponents.all;
                ity Principal is
Port (clk nexys: in STD LOGIC;
    Sel Escala : in STD LOGIC;
    Sel Decala : in STD LOGIC vector (1 downto 0);
    Botton bajar : in STD LOGIC;
    Botton subir: in STD LOGIC;
    Sel Senal : in STD LOGIC vector (1 downto 0);
    Vsal : out STD LOGIC vector (15 downto 0);
    Salidas 7sec: out STD LOGIC vector (7 downto 0);
    Control Disp 7sec: out STD LOGIC vector (3 downto 0));
Principal;
 end Principal;
 -- Modulos usados.
architecture Behavioral of Principal is
 component debounce4 is
                Port ( clr : in STD LOGIC;
    clk : in STD LOGIC;
    inp : in STD LOGIC VECTOR(3 downto 0);
    outp : out STD LOGIC VECTOR(3 downto 0));
component Generador_Func is
               end component;
  component Mem_Senales IS
PORT (
   clka : IN STD LOGIC;
   addra : IN STD LOGIC VECTOR(9 DOWNTO 0);
   douta : OUT STD LOGIC VECTOR(15 DOWNTO 0));
end component;
    component Mem_Frecuencias IS
         PORT (
clka: IN STD_LOGIC;
addra: IN STD_LOGIC VECTOR(13 DOWNTO 0);
douta: OUT STD_LOGIC_VECTOR(17 DOWNTO 0));
                   onent Mem_Digitos IS
       pupper to the state of the stat
  component Decodififcador Digitos is
                Port (clk : in STD_LOGIC;
Dato : in STD_LOGIC_VECTOR (13 downto 0);
Digito 4 : out STD_LOGIC_VECTOR (7 downto 0);
Digito_3 : out STD_LOGIC_VECTOR (7 downto 0);
```

```
component Leds_Display_7 is
        ponent Leds Display / 18

Port (clkin: in STD LOGIC;

Entrada Disp 1: in STD LOGIC VECTOR (7 downto 0);

Entrada Disp 2: in STD LOGIC VECTOR (7 downto 0);

Entrada Disp 3: in STD LOGIC VECTOR (7 downto 0);

Entrada Disp 4: in STD LOGIC VECTOR (7 downto 0);

Salidas 7seg: out STD LOGIC VECTOR (7 downto 0);

Control Disp 7seg: out STD LOGIC VECTOR (3 downto 0));
  signal Salida_ROM_Frecuencias: STD_LOGIC_VECTOR(17 DOWNTO 0);
signal Direccion ROM_Senales: STD_LOGIC_VECTOR(9 DOWNTO 0);
signal Salida ROM_Senales, Digitos: STD_LOGIC_VECTOR(15 DOWNTO 0);
signal Frecuencia: STD_LOGIC_VECTOR(13 DOWNTO 0);
 signal Facuencia: STD LOGIC VECTOR(13 DOWNTO 0);
signal Btn Subir: STD LOGIC;
signal Btn Bajar: STD LOGIC;
signal Btn Reset: STD LOGIC;
signal Btn Reset: STD LOGIC;
signal Btn Reset: STD LOGIC VECTOR(3 DOWNTO 0);
signal Botones: STD LOGIC VECTOR(3 DOWNTO 0);
signal Sidida BTN: STD LOGIC VECTOR(3 DOWNTO 0);
signal Display_1c, Display_2c, Display_3c, Display_4c: STD_LOGIC_VECTOR (7 downto 0);
begin
            Display 1c<=Frecuencia(7 downto 0);
Display 2c<="00"%Frecuencia(13 downto 8);
Display 3c<=Salida ROM Senales(15 downto 8);
Display_4c<=Salida_ROM_Senales(7 downto 0);
addra => Frecuencia,
douta => Salida_ROM_Frecuencias);
--ROM3: Mem Digitos port map(clka => clk nexys,

-- addra => Frecuencia,

-- douta => Digitos);
 Digito_4 => Display_4c,
Digito_3 => Display_3c,
Digito_2 => Display_2c,
Digito_1 => Display_1c);
 U5: Leds Display 7 port map ( clkin => clk nexys,
                                                      ( clkn => clk nexys,
Entrada Disp 1 => Display_lc,
Entrada_Disp_2 => Display_2c,
Entrada_Disp_3 => Display_3c,
Entrada_Disp_4 => Display_4c,
Salidas_7seg => Salidas_7segc,
                                                         Salidas_7seg => Salidas_7segc,
Control_Disp_7seg => Control_Disp_7segc);
  and Rehavioral.
```

Este código se encarga de unir los bloques funcionales del generador de funciones para que se pueda elegir la frecuencia y la señal deseada y posteriormente pueda ser mostrada en el osciloscopio, así como saber en qué frecuencia se está por medio de los displays. Este código contiene 9 componentes de los cuales 2 son memorias.

### Código Anti-rebotes

Este código se encarga de eliminar los posibles rebotes en la señal de mandar una señal limpia hacia la máquina de estados que ve si un botón ha sido presionado. Elimina los rebotes de 4 botones.

### Código Selector de Frecuencia

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.numeric_std.all;
use IEEE.std logic unsigned.all;
-- Uncomment the following library declaration if using
-- arithmetic functions with Signed or Unsigned values
-- use IEEE.NUMERIC_STD.ALL;
 -- Uncomment the following library declaration if instantiating -- any Xilinx primitives in this code. --library UNISIM; --use UNISIM.VComponents.all;
end Selector_de_Frecuencia;
 architecture Behavioral of Selector de Frecuencia is
signal Contador, Contador2: SIGNED(14 downto 0); --14 Signo 13-0 Dato.
signal Cantidad: SIGNED(10 downto 0); --10 Signo 9-0 Dato.
type state type is (Inicio, Reposo, Verificacion_1, Esperar_1, Verificacion_2, Esperar_2, Cargar_Frecuencia);
signal state: state_type;
signal clkdiv: std_logic_vector(0 downto 0);
begin
     Divisor de Frecuencia

process(clk_in)

begin
                                   end if;
end process;
      ',--Declaración del factor X100.
   --Màquina de Estados
  process(clkdiv(0), Boton_Subida, Boton_Bajada, Cantidad)
begin
                                    if rising_edge(clkdiv(0)) then--Elige como reloj de la máquina de estados a clkdiv.

case state is

when Inicio =>--Estado de Inicio

Frecuencia<="00001111101000";--Frecuencia Inicial de 1000Hz.

Contador<="000001111101000";
                                                                          state <=Verificacion_1;
elsif Boton Bajada='1' then
   Contador2<=Contador-Cantidad;
state <=Verificacion_2;</pre>
                                                                                                              else
Contador<=Contador2;
end if;
                                                                         state<=Esperar_1;
when Esperar_1 =>--Estado de Espera_1
```

Este código por medio de una máquina de estados recopila que botón fue presionado y en qué posición estaba el selector, luego verifica si el dato no sobrepasa los límites con la operación de decremento o incremento deseado y si no entonces modifica el registro de frecuencia para su posterior lectura en otros bloques. Esta salida de frecuencia es decodificada por una memoria que asigna el valor correcto para el contador en el generador de señal.

### Código para la Generación de la Señal

Este código se encarga se generar un contador ascendente para poder acceder a la memoria correctamente, el tiempo del contador está determinado por la frecuencia ya decodificada en la memoria que nos da hasta que número llegar, este valor de contador es concatenado con el selector de señal para así obtener correctamente a que dirección de la memoria (que contiene los datos de las señales) se va a acceder. Una vez obtenido ese valor de dirección de memoria se accede a la memoria de señales y así se obtiene el dato correcto a mandar.

### Código Multiplexor para Frecuencia 0

Este código sirve para separar el caso en que la frecuencia es 0 y para evitar que se quede en un voltaje fijo aleatorio, para esto se conecta a tierra por medio de este multiplexor con el valor de 0, en caso de cualquier otra frecuencia deja pasar el dato generado por la memoria.

## Código para la decodificación de los dígitos

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
end Decodififcador_Digitos;
architecture Behavioral of Decodififcador_Digitos is
type state_type is (Inicio,Recopilar_Datos,Decrementar_Millares,Decrementar_Centenas,Decrementar_Decenas,Cargar_Digitos);
signal state: state_type;
signal Dato_op: STD_LOGIC_VECTOR (13 downto 0);
signal Dato_op: STD_LOGIC_VECTOR (0 downto 0);
signal Dig4,Dig3,Dig2,Dig1: STD_LOGIC_VECTOR (3 downto 0);
signal Dig4b,Dig3b,Dig2b,Dig1b: STD_LOGIC_VECTOR (3 downto 0);
begin
      process(clk)
                             clkdiv +1.
                end if;
end process;
                 --Màquina de Estados.
 process(clkdiv(0),Dato)
begin
                              state <=Recopilar Datos;
                                                            when Recopilar_Datos =>--Estado de Inici
                                                                    Dig1<="00
                                                                              Dig2<="0000";
Dig3<="0000";
Dig4<="0000";
                                                                               Dato_op<=Dato;
state <=Decrementar Millares;
                                                                      when Decrementar Millares => -- Estado de Decrementar Millares
                                                                                               state<=Decrementar Millares;
                                                                                          .-gav=Dig4;
state<=Decrementar_Centenas;
end if;</pre>
                                                             when Decrementar_Centenas =>--Estado de Decrementar_Centenas
                                                                       if Dato op>=100 then
                                                                                            Dato_op<=Dato_op-100;
Dig3<=Dig3+1;
                                                                                               state<=Decrementar_Centenas;
```

```
state<=Decrementar_Decenas;
                                                                                                                                                                                                                                                                                 if Dato op>=10 then
                                                                                                                                                                                                                                                                                                                                                                                   Dato_op<=Dato_op-10;
Dig2<=Dig2+1;</pre>
                                                                                                                                                                                                                                                                                                                                                                                       state<=Decrementar_Centenas;
                                                                                                                                                                                                                                                                                                                                                                                   se
Dig1<=Dato op(3 downto 0);
Dig2<=Dig2;</pre>
                                                                                                                                                                                                                                                                                                                                                                                      state <= Cargar Digitos;
                                                                                                                                                                                                                                                                                                                                                                      end if:
                                                                                                                                                                                                                                        when Cargar Digitos => -- Estado de Cargar Digitos
                                                                                                                                                                                                                                                                                                                                                                   Dig2b<=Dig2;
                                                                                                                                                                                                                                                                                                                                                                   Dig3b<=Dig3;
Dig4b<=Dig4;
                                                                                                                                                                                                                                                                                                                                                                    state <=Recopilar Datos;
                                                                                                                                                                       end case;
                                           end if;
end process;
                                              with Dig4b select
<= not(X"CO") when X"O",--Declaración del dígito "O" para display de 7 segmentos ánodo.
not(X"78") when X"1",--Declaración del dígito "1" para display de 7 segmentos ánodo.
not(X"A4") when X"3",--Declaración del dígito "2" para display de 7 segmentos ánodo.
not(X"30") when X"3",--Declaración del dígito "3" para display de 7 segmentos ánodo.
not(X"99") when X"4",--Declaración del dígito "4" para display de 7 segmentos ánodo.
not(X"12") when X"5",--Declaración del dígito "5" para display de 7 segmentos ánodo.
not(X"18") when X"6",--Declaración del dígito "6" para display de 7 segmentos ánodo.
not(X"78") when X"7",--Declaración del dígito "7" para display de 7 segmentos ánodo.
not(X"78") when X"7",--Declaración del dígito "8" para display de 7 segmentos ánodo.
not(X"18") when X"8",--Declaración del dígito "9" para display de 7 segmentos ánodo.
not(X"37") when X"8",--Declaración del dígito "8" para display de 7 segmentos ánodo.
not(X"37") when X"8",--Declaración del dígito "8" para display de 7 segmentos ánodo.
not(X"87") when X"8",--Declaración del dígito "8" para display de 7 segmentos ánodo.
not(X"87") when X"0",--Declaración del dígito "0" para display de 7 segmentos ánodo.
not(X"87") when X"0",--Declaración del dígito "0" para display de 7 segmentos ánodo.
not(X"87") when X"0",--Declaración del dígito "0" para display de 7 segmentos ánodo.
not(X"87") when X"0",--Declaración del dígito "0" para display de 7 segmentos ánodo.
not(X"78") when X"0",--Declaración del dígito "0" para display de 7 segmentos ánodo.
not(X"78") when X"0",--Declaración del dígito "0" para display de 7 segmentos ánodo.
not(X"87") when X"0",--Declaración del dígito "0" para display de 7 segmentos ánodo.
with Dig4b select
Digito_4 <= not(X"CO") who</pre>
with Dig3b select
<= not(X"CO") when X"O",--Declaración del digito "O" para display de 7 segmentos ánodo.
not(X"A") when X"1",--Declaración del digito "1" para display de 7 segmentos ánodo.
not(X"A") when X"2",--Declaración del digito "2" para display de 7 segmentos ánodo.
not(X"A") when X"3",--Declaración del digito "3" para display de 7 segmentos ánodo.
not(X"12") when X"3",--Declaración del digito "4" para display de 7 segmentos ánodo.
not(X"12") when X"5",--Declaración del digito "5" para display de 7 segmentos ánodo.
not(X"12") when X"6",--Declaración del digito "6" para display de 7 segmentos ánodo.
not(X"78") when X"7",--Declaración del digito "7" para display de 7 segmentos ánodo.
not(X"78") when X"7",--Declaración del digito "9" para display de 7 segmentos ánodo.
not(X"18") when X"8",--Declaración del digito "9" para display de 7 segmentos ánodo.
not(X"A"") when X"8",--Declaración del digito "8" para display de 7 segmentos ánodo.
not(X"90") when X"8",--Declaración del digito "8" para display de 7 segmentos ánodo.
not(X"90") when X"0",--Declaración del digito "8" para display de 7 segmentos ánodo.
not(X"8"") when X"0",--Declaración del digito "0" para display de 7 segmentos ánodo.
not(X"87") when X"0",--Declaración del digito "0" para display de 7 segmentos ánodo.
not(X"87") when X"0",--Declaración del digito "2" para display de 7 segmentos ánodo.
not(X"78") when X"0",--Declaración del digito "8" para display de 7 segmentos ánodo.
not(X"78") when X"0",--Declaración del digito "8" para display de 7 segmentos ánodo.
not(X"78") when X"0",--Declaración del digito "8" para display de 7 segmentos ánodo.</pre>
                                               with Dig2b select
 Digito 2 <=
```

Este código sirve para codificar la frecuencia en dígitos que puedan ser mostrados en los displays de 7 segmentos, para esto se realizó máquina de estados que separa en millares, centenas, decenas y unidades, posteriormente cada digito individual es decodificado en su valor para 7 segmentos y enviado al multiplexor que prende los displays.

### Código del Display

Este código se implementa para mostrar los datos decodificados de los dígitos en el display de 7 segmentos.

#### Código en Matlab para generar los valores del contador

Este código se encarga de generar el archivo .coe con los valores del contador para cada frecuencia, para esto se considera de cuantas muestras se quiere la señal y en base a esto y la frecuencia del reloj de la Nexys se obtiene un valor para cada frecuencia, como el contador es entero hay pérdida en los datos generando para algunas frecuencias valores iguales en el contador.


### Código en Matlab para generar los valores de la señal


```
clc, clear all, close all
 clc, clear all, close all %8 bits bits=16; Voltaje=3.3; n=2*0;%Nûmero de muestras n=n-1; t=0:360/n:360; Vec l=0:1:n; %%%Senal Rampa y1=(f/360*Voltaje); Valori(lenth(t))=0:
        Valor1(length(t))=0;
     valori(length(t))=0;
for i=1:length(t)
    x=y1(i);
    for j=1:l:bits
    if(x>=Voltaje/(2^j))
        x=x-Voltaje/(2^j);
    Valor1(i)=Valor1(i)+2^(bits-j);
    respectively.
 Va
end
end
end
%%%6nal Seno
y2=(Voltaje+sind(t)*Voltaje)/2;%Señal Seno
Valor2(length(t))=0;
for i=:length(t)
    x=y2(i);
    for j=::1:bits
    if(x>=Voltaje/{2^j});
    x=x-Voltaje/{2^j};
    Valor2(i)=Valor2(i)+2^(bits-j);
    end
                               end
end
   end
$%$eñal exponencial
for i=1:length(t) %Exponencial.
    y3(i)=Voltaje*exp((t(i))/36)/22e3;
end
Valor3(length(t))=0;
     valorS(tength(t))=0;
for i=1:length(t)
    x=y3(i);
    for j=1:l:bits
    if(x>=Voltaje/(2^j))
        x=x-Voltaje/(2^j);
    Valor3(i)=Valor3(i)+2^(bits-j);
and
 Va
end
end
end
     end
%%sehal libre
for i=1:length(t) %Circulo
if i<=length(t)/2;
    y4(i)=Voltaje*0.1+Voltaje*0.9*(1+sqrt(90^2-(t(i)-90)^2)/90)/2-(Voltaje*sind(15*t(i))*Voltaje)/20;
else
    y4(i)=Voltaje*0.1+Voltaje*0.9*(1-sqrt(90^2-(t(i)-270)^2)/90)/2-(Voltaje*sind(30*t(i))*Voltaje)/20;
end</pre>
             end
if or i=1:length(t) %Triangular-Seno
if i<length(t)/2;
i y4(i)=Voltaje*(t(i)/180);
else
y4(i)=Voltaje*(1+sind(t(i)-90))/2;
end</pre>
     % end
Valor4(length(t))=0;
for i=1:length(t)
    x=y4(i);
    for j=1:1:bits
    if(x>=Voltaje/(2^j))
        x=x-Voltaje/(2^j);
    Valor4(i)=Valor4(i)+2^(bits-j);
end
     end
end
end
figure(1)
 figure(1)
axis equal, subplot(2,2,1),plot(t,y1)
subplot(2,2,2),stem(t,Valor1)
subplot(2,2,3),plot(Vec_1,y1)
subplot(2,2,4),stem(Vec_1,Valor1)
figure(2)
axis equal, subplot(2,2,1),plot(t,y2)
subplot(2,2,2),stem(t,Valor2)
subplot(2,2,3),plot(Vec_1,y2)
subplot(2,2,3),plot(Vec_1,Valor2)
figure(3)
axis equal, subplot(2,2,1),plot(t,y3)
subplot(2,2,3),plot(Vec_1,Valor3)
subplot(2,2,2),stem(t,Valor3)
subplot(2,2,3),plot(Vec_1,Valor3)
subplot(2,2,3),plot(Vec_1,Yalor3)
figure(4)
figure(4)
   subplot(2,2,4), stem(Vec_l,Valor3)
figure(4)
axis equal, subplot(2,2,1),plot(t,y4)
subplot(2,2,3),plot(Vec_l,y4)
for i=1:1:length(t)
Valor4b(2*i-1)=t(i);
Angulo(2*i-1)=t(i);
if iclength(t)
Angulo(2*i)=t(i+1);
Valor4b(2*i)=Valor4(i);
end
        subplot (2,2,4),plot (Angulo, Valor4b)
   subplot(2,2,4),plot(Angulo, Valor4b)
%\Generation del punto coe.
Senales=[Valor1,Valor2,Valor3,Valor4];
Palabra=dec2hex(Senales);
outfile='Senales.coe';
s = fopen(outfile,'w+'); \u2208open the output file
fprintf(s,'\u2208\u2208\u2208','; \u2208COE file with hex coefficients ');
fprintf(s,'\u2208\u2208\u2208',') \u2208COE file with hex coefficients ');
fprintf(s,'\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208\u2208','\u2208','\u2208\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208','\u2208'
```


```
fprintf(s,'%c',',');
end
fprintf(s,'%c',Palabra(i+1,:));
fprintf(s,'%c',';');
```

En este código se genera el archivo para las 4 señales distintas a las cuales se les asigna una función en el tiempo para que se puedan representar más fácilmente, posteriormente se encuentra el valor correcto por medio de un comparador y un ciclo while que decide qué valor digital tiene la señal y este se convierte a hexadecimal, posteriormente se concatenan las 4 señales en una arreglo y se escribe el archivo .coe de la memoria de señal.

## Arreglo R2R







# **Señales Mostradas**

