

"Proyecto I²S que genera una melodía de audio"

ALUMNO: ZARAZUA AGUILAR LUIS

FERNANDO

GRUPO: 2MM9

PROFESOR: RODRÍGUEZ FUENTES

MIGUEL ÁNGEL

MATERIA: DISPOSITIVOS LÓGICOS PROGRAMABLES





Planteamiento del Problema

Esta práctica tiene como objetivo poder reproducir una pequeña melodía en base a sus frecuencias, por medio del protocolo l²S, usando un PMOD de Digilent que contiene una DAC de 2 canales y 16 bits con una salida de 3.5mm para jack (conector de audífonos). Este protocolo tiene como conexiones un pin datos, un pin de reloj que detecta cada bit enviado, un pin de entrada de reloj maestro que sirve para operación correcta de la DAC, y sus entradas de voltaje y tierra.

Código Principal

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.NUMERIC_STD.ALL;
D_LOGIC; -- system clock (50 MHz)
    dac MCLK: out STD_LOGIC; -- outputs to PMODI2L DAC. Reloj de operación de la DAC.
    dac_LRCK: out STD_LOGIC;--Selección del canal.
    dac_SCLK: out STD_LOGIC;--Señal de reloj para sincronizar dato con la DAC.
    dac_SDIN: out STD_LOGIC;--Salida de dato serial.
    Salidas_Jsegc: out STD_LOGIC_VECTOR (7 downto 0);
Control_Disp_Tsegc: out STD_LOGIC_VECTOR (3 downto 0));
end siren;
architecture Behavioral of siren is
 component Leds_Display_7 is
        end component;
--constant wail_speed: UNSIGNED (7 downto 0) := to_unsigned (8, 8); -- sets wailing speed
 SCLR : in STD_LOGIC;
L_start: in STD_LOGIC;
R_start: in STD_LOGIC;
L_data : in signed (15 downto 0);
R_data : in signed (15 downto 0);
SDATA : out STD_LOGIC);
M: in STD_LOGIC_VECTOR (23 downto 0); --Entrada de la memoria.

rom_addr : out STD_LOGIC_VECTOR (7 downto 0); --Direccion a la que se quiere acceder de la memoria.

audio_data : out SIGNED (15 downto 0)); -- output audio sequence (wailing tone), Señal de salida.
 end component;
 component Cancion ROM is
   Port (clka : IN STD LOGIC;
        addra : IN STD LOGIC VECTOR (7 downto 0);
        douta : OUT STD_LOGIC_VECTOR (23 downto 0));
douta : OUT STD_LOGIC VECTOR (23 downto 0));
end component;
signal tcount: unsigned (19 downto 0) := (others>'0'); -- timing counter
signal data_L, data_R: SIGNED (15 downto 0); -- 16-bit signed audio data
signal data_Doad_L, data Cload_R.clk50: STD_LOGIC; -- timing pulses to load DAC shift reg.
signal slo_clk, sclk, audio_CLK: STD_LOGIC;
signal Direction ROM :STD_LOGIC VECTOR (7 downto 0);
signal Salida ROM: STD_LOGIC VECTOR (23 downto 0);
signal Display_lc, Display_2c, Display_3c, Display_4c: STD_LOGIC_VECTOR (7 downto 0);
begin
begin -- this process sets up a 20 bit binary counter clocked at 50MHz. This is used -- to generate all necessary timing signals. dac load L and dac load R are pulse sent to dac if to load parallel data into shift register for serial clocking
          ut to DAC

Display_lc<=STD_LOGIC_VECTOR(data_L(7 downto 0));

Display_2c<=Salida_ROM(7 downto 0);--rx_datac;

Display 3c<=Salida_ROM(15 downto 8);--Data 2;--Data 0;

Display 4c<=Salida_ROM(23 downto 16);--rx_datac;--Datos_Rxc;

tim_pr:_process
                                                                                begin
wait until rising_edge(clk_50MHz);--Detectar pulso de reloj.
                                                                                                                --Pulso para cargar dato al canal Izquierdo.

if (tcount(9 downto 0)>= X"00F") and (tcount(9 downto 0) < X"02E") then

dac load L <= '1';--"01F"=>31 pulsos de 50MHz=0.620us.
                                                                                                                                              dac_load_L <= '0';--"0C3"=>195 pulsos de 50MHz=3.900us.
                                                                                                                                     end if;
    --Pulso para cargar dato al canal Derecho.
if (tcount(9 downto 0) >= X"20F") and (tcount(9 downto 0) < X"22E") then
    dac_load_R <= 'l';--"01F"=>31 pulsos de 50MHz=0.620us.
                                                                                                                                              dac_load_R <= '0';--"0C3"=>195 pulsos de 50MHz=3.900us.
                                                                                  tcount <= tcount+1;
                        end process;
dac MCLK <= not tcount(1); -- DAC master clock (12.5 MHz), MCLK Dac a 12.5MHz. audio CLK <= tcount(9); -- audio sampling rate (48.8 kHz), Reloj de audio a 48,28.125Hz (t=256 veces MCLK). dac LRCK <= audio_CLK; -- also sent to DAC as left/right clock, Pulso de canal L/R. sclk <= tcount(4); -- serial data clock (1.56 MHz), Frecuencia de envio de datos (t=8 veces MCLK) =1562.5KHz.
```

```
dac_SCLK <= sclk; -- also sent to DAC as SCLK, Reloj de la transmicion de datos.
slo_clk <= tcount(19); -- clock to control wailing of tone (47.6 Hz), Reloj para controlar que tanto dura una nota.

dac: dac_if port map ( SCLK ⇒ sclk, -- instantiate parallel to serial DAC interface, Frecuencia de envio de datos t=8 veces MCLK) =1562.5KHz.

L start ⇒ dac load L, --Pulso para cargar dato al canal Izquierdo.

R start ⇒ daca load R, --Pulso para cargar dato al canal Derecho.

L data ⇒ data L, --Datos del canal Izquierdo.

R data ⇒ dato R, --Datos del canal Derecho.

SDATA ⇒ dac_SDIN ); --Salida de datos seriales.

w1: wail port map(

wclk ⇒ slo_clk, --Reloj del tono base.

audio_clk ⇒ sudio_clk, -- Reloj de undio a 48,828.125Hz (t=256 veces MCLK), LRCK.

audio_data ⇒ data_L, --Word a enviar a la Dac con el valor que se quiere.

M ⇒ Salida_ROM, --Dato elido.

rom addr ⇒ Direccion ROM); --Direccion a la que se quiere acceder de la memoria.

data R <= data_L; -- duplicate data on right channel

ROM1: Cancion ROM port map(clka ⇒ tcount(1),

addra ⇒ Direccion ROM,

douta ⇒ Salida_ROM);

Clk50<=clk_50MHz;

U7Seg: Leds_Display_7 port map ( clkin ⇒ clk50,

Entrada_Disp_1 ⇒ Display_1c,

Entrada_Disp_3 ⇒ Display_2c,

Entrada_Disp_3 ⇒ Display_3c,

Entrada_Disp_3 ⇒ Display_4c,

Salidas 7seg ⇒ Salidas 7segc,

Control_Disp_7seg ⇒ Control_Disp_7segc);
```

En este código se realizan las conexiones entre solo los bloques principales, ya que el bloque de wail contiene internamente otro paquete con el generador de frecuencias. Además en este bloque se realizan la división del reloj de entrada de 50Mhz a uno de 12.5Mhz que alimenta a la DAC, el pulso con el que se elige el canal derecho o izquierdo y el reloj que se encarga del muestreo de la señal.

Código Generación de la onda

```
use IEEE.STD LOGIC 1164.ALL;

use IEEE.STD LOGIC NUSIGNED.ALL;

use IEEE.STD LOGIC NUSIGNED.ALL;

use IEEE.STD LOGIC NUSIGNED.ALL;

use IEEE.STD LOGIC NUSIGNED.ALL;

— Cenerates a "walling sire" shall si increased until it reaches hi pitch and then

— decreased until it reaches lo_pitch and then increased again...etc.

entity wall is

Port ( wclk: in STD LOGIC) - walling clock (47.6 Hz), duracion base de una nota.

MCLK), LRCK, equivalente a l musetra analogner (23 downto 0); --Entrada de la memoria.

Audio (ak : in STD LOGIC VECTOR (7 downto 0); --Entrada de la memoria.

Audio (ak : out STD LOGIC VECTOR (7 downto 0); --Seriad de la memoria.

Audio (ak : out STD LOGIC VECTOR (7 downto 0); --Seriad de salida con el dato de 16 bits.

end wail;

Port (clk: in STD LOGIC; --Relo],

pitch: in UNSIGNED (13 downto 0); --Precuencia que se quiere acceder de la memoria.

adata: out SIGNED (13 downto 0); --Dato.

end component:

end component:

pitch: in UNSIGNED (13 downto 0); --Dato.

end component:

pitch: in UNSIGNED (13 downto 0); --Dato.

end component:

pitch: in UNSIGNED (13 downto 0); --Dato.

end component:

pitch: in UNSIGNED (13 downto 0); --Dato.

end component:

pitch: in UNSIGNED (13 downto 0); --Dato.

end component:

pitch: in UNSIGNED (13 downto 0); --Dato.

end component:

pitch: in UNSIGNED (13 downto 0); --Dato.

end component:

pitch: in UNSIGNED (13 downto 0); --Dato.

end component:

pitch: in UNSIGNED (13 downto 0); --Dato.

end component:

pitch: in UNSIGNED (13 downto 0); --Dato.

end component:

pitch: in UNSIGNED (13 downto 0); --Dato.

end component:

class counting down. When it reaches higher in the data in the da
```

Este código se encarga se generar la onda de salida en un número de 16 bits que contiene un bloque interno que se encarga de convertir de Frecuencia a una salida digital. Además para poder leer la canción se obtienen los datos de una Memoria la cual es leída una vez que se acabó de

mandar una nota con la duración indicada. Para esto la memoria de 256 datos y 24 bits se separó en 2 partes una que indica la frecuencia en base de 0.745 Hz, por lo tanto entre más grande sea el número se tendrá un periodo más corto y este dato viene del bit 13 al 0, el otro byte del bit 23 al 16 viene la duración bases de tiempo de 1/47.6 segundos, para el cual se usó un contador que hasta que no igualará lo leído en ese byte no pudiera leer la siguiente dirección todo esto con el fin de tener la duración correcta de la nota. Cabe mencionar que para una mejor operación entre los datos se hicieron conversiones a unsigned.

Código Convertidor de Frecuencia a Señal Triangular.

Este código en base a la frecuencia que se le indica va aumentando el contador de 16 bits para poder generar una señal triangular en la DAC considerando que se le manda un valor con signo. Por lo tanto entre mayor sea la frecuencia se tendrá una señal con menor calidad, el reloj que controla este código es el que indica la frecuencia de muestreo con la que trabajará la DAC. Para la resolución del problema se usa un algoritmo de dividir la señal en cuatro partes usando los últimos bits del contador para asignarle una suma o resta y así generar el diente de sierra.

Código del Transmisor de I²S

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.NUMERIC_STD.ALL;

entity dac_if is

Port ( SCLK : in STD LOGIC; -- serial clock (1.56 MHz)

L_start: in STD LOGIC; -- strobe to load LEFT data

R start: in STD LOGIC; -- strobe to load RIGHT data

L data : in SIGNED (15 downto 0); -- LEFT data (15-bit signed)

R data : in SIGNED (15 downto 0); -- RIGHT data (15-bit signed)

SDATA : out STD_LOGIC); -- serial data stream to DAC, Salida serial de los datos.

end dac_if;

architecture Behavioral of dac_if is
signal sreg: STD_LOGIC_VECTOR (15 downto 0); -- 16-bit shift register to do

-- parallel to serial conversion

begin

-- SREG is used to serially shift data out to DAC, MSBit first.

-- Left data is loaded into SREG on falling edge of SCLK when L start is active.

-- Right data is loaded into SREG on falling edge of SCLK when R start is active.

-- At other times, falling edge of SCLK causes REG to logically shift one bit left

-- Serial data to DAC is MSBit of SREG

dac_proc: process

begin

wait until falling_edge(SCLK);
if L_start = '1' then
```

Este código se encarga de enviar serialmente la información que le llega desde el Convertidor de Frecuencia a Señal Triangular basándose en un registro de corrimiento y un selector que le indica que canal transmitir.

Código del Display

Este código se implementa para ver si el dato enviado a los canales está variando, indicándonos así si es que hay alguna falla mostrándonos el resultado en los displays.

Código útil de la Memoria.

```
COMPONENT BUFG IS PORT (
                  : IN STD_ULOGIC;
: OUT STD ULOGIC
     0
END COMPONENT;
COMPONENT ROM_Cancion IS
PORT (
--Port A
                 : IN STD_LOGIC_VECTOR(7 DOWNTO 0);
: OUT STD_LOGIC_VECTOR(23 DOWNTO 0);
: IN STD_LOGIC
    ADDRA
    DOUTA
    CLKA
);
END COMPONENT;
SIGNAL CLKA buf : STD LOGIC;
SIGNAL CLKB buf : STD LOGIC;
SIGNAL S_ACLK_buf : STD_LOGIC;
bufg_A : BUFG
PORT MAP (
I => CLKA,
O => CLKA_buf
bmg0 : ROM_Cancion
PORT MAP (
       --Port A
ADDRA
                           => ADDRA,
=> DOUTA,
=> CLKA_buf
        DOUTA
       CLKA
```

Este Código es una representación para poder realizar las operaciones con los registros de la memoria, contiene una entrada de reloj, una entrada de bus de dirección y una salida con el dato. Estos son nombrados con "ADDRA" para la dirección, "DOUTA", para el dato de salida y "CLKA" para la entrada de reloj. Esta memoria se crea a partir de un módulo de implementación y se le carga un archivo .coe con que se le indican los datos a guardar.

Código para generar el archivo .coe en Matlab

```
clc, clear all, close all
   %==Frecuencia de
fm=50e6/2^(10);
f=8192;
 r=8192;
for octava=1:8
   for n=1:12
        freq(n+(octava-1)*12)=440*(2^(1/12))^((octava-4)*12+(n-10));
end
                           Do (octava) = freq (1+(octava-1) *12);
                       Do (octava)=freq(2+(octava-1)*12);
Do (octava)=freq(2+(octava-1)*12);
Re (octava)=freq(3+(octava-1)*12);
Mi (octava)=freq(3+(octava-1)*12);
Mi (octava)=freq(5+(octava-1)*12);
Fa (octava)=freq(6+(octava-1)*12);
Sol (octava)=freq(6+(octava-1)*12);
Sol (octava)=freq(6+(octava-1)*12);
                         Sols(octava)=freq(9*(octava-1)*12);
La(octava)=freq(10*(octava-1)*12);
Sib(octava)=freq(11*(octava-1)*12);
Si(octava)=freq(11*(octava-1)*12);
end
do=Do;
 dos=Dos;
   re=Re:
 re=Re;
res=Res;
mi=Mi;
fa=Fa;
fas=Fas;
sol=Sol;
sols=Sols;
   la=La:
   freq=freq';
   %El Silencio, su frecuencia es cero
      s=0,

% ==Parte para Duracion==


% Definimos la duración en segundos de la negra.

% tomada como 1 tiempo.
 n=0.5;
np=n/8;%%pausa entre cada nota.
base=4;
   b0=base;
   b1=base+1;
 bl=base+1;
% Hacemos un vector N = [ nota , duracion ]
NOTAS=[mi(b0),sol(b0),la(b0),la(b0),la(b0),sol(b0),do(b1),do(b1),...
do(b1),re(b1),si(b0),si(b0),sol(b0),sol(b0),sol(b0),la(b0),s.%%1
mi(b0),sol(b0),la(b0),la(b0),la(b0),la(b0),sol(b0),do(b1),do(b1),...
do(b1),re(b1),si(b0),si(b0),la(b0),sol(b0),sol(b0),la(b0),sol(b0),la(b0),sol(b0),la(b0),la(b0),re(b1),re(b1),re(b1),re(b1),re(b1),re(b1),re(b1),re(b1),re(b1),re(b1),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),sol(b0),so
```

```
mi (b0), sol (b0), la (b0), la (b0), la (b0), si (b0), do (b1), do (b1), ...
do (b1), re (b1), si (b0), si (b0), la (b0), sol (b0), sol (b0), la (b0), sol (b0), re (b1), si (b0), si (b0), sol (b0), sol (b0), la (b0), sol (b0), sol (b0), la (b0), sol (b
```

Genera el archivo Frecuencias.coe que contiene la frecuencia y la duración de cada nota incluyendo los silencios, para la realización de este programa se encontró la fórmula para calcular la frecuencia que tiene cada nota en base a las octavas y luego se guardó en un arreglo con el nombre correspondiente a cada nota, a la par se tiene otro arreglo en el que se específica la duración en segmentos de la nota negra por ejemplo la corchea = n/2, posteriormente se hacen 2 nuevos arreglos que contienen las notas de la canción y sus duraciones, a estos arreglos se le agrega un silencio entre cada nota para respetar sus tiempos y que no se junten por ejemplo 2 notas negras y que parezcan una blanca, una vez teniendo las notas en hertz y las duraciones en segundos se escalan según los tiempos con los que trabaja la Nexys para la frecuencia y cada cuando se cambia de nota (1/47.6). Luego se reproduce el sonido en Matlab para saber si es correcto y se genera el archivo .coe con la sintaxis adecuada y los números en hexadecimal.

Placa Utilizada



Circuito Utilizado




Figure 6. Typical Connection Diagram

Protocolo

	MCLK (MHz)									
LRCK	64x	96x	128x	192x	256x	384x	512x	768x	1024x	1152x
(kHz)										
32	-	-	-	-	8.1920	12.2880	-	-	32.7680	36.8640
44.1	-	-	-	-	11.2896	16.9344	22.5792	33.8680	45.1580	-
48	-	-	-	-	12.2880	18.4320	24.5760	36.8640	49.1520	-
64	-	-	8.1920	12.2880	-	-	32.7680	49.1520	-	-
88.2	-	-	11.2896	16.9344	22.5792	33.8680	-	-	-	-
96	-	-	12.2880	18.4320	24.5760	36.8640	-	-	-	-
128	8.1920	12.2880	-	-	32.7680	49.1520	-	-	-	-
176.4	11.2896	16.9344	22.5792	33.8680	-	-	-	-	-	-
192	12.2880	18.4320	24.5760	36.8640	-	-	-	-	-	-
Mode	QSM				DSM		SSM			

Table 1. Common Clock Frequencies




Figure 7. CS4344 Data Format (I2S)




Figure 8. CS4345 Data Format (Left Justified)