


SNAKE 2.0

SISTEMAS DIGITALES II Asignación de pines By LUIS MIGUEL GUERRA COELLO



ESPOL

#Pin / Entrada-Salida FPGA

- 1. Reset
- 2. Start
- 3. Juego
- 4. Puntuación
- 5. DOWN
- 6. UP
- 7. DERE
- 8. IZQ
- 9. DISPLAY NIVEL
- 10. LED
- 11. -----
- 12. -----
- 13. Fila 2
- 14. Fila 1
- 15. Fila 4
- 16. Fila 3
- 17. Fila 6
- 18. Fila 5
- 19. Fila 8
- 20. Fila 7
- 21. Columna 2
- 22. Columna 1
- 23. Columna 4
- 24. Columna 3
- 25. Columna 6
- 26. Columna 5
- 27. Columna 8
- 28. Columna 7
- 29. GND
- 30. VCC
- 31. DISPLAY NUM2
- 32. DISPLAY NUM1
- 33. SEGMENTO A
- 34. DISPLAY NUM3
- 35. SEGMENTO C
- 36. SEGMENTO B
- 37. SEGMENTO E
- 38. SEGMENTO D
- 39. SEGMENTO G
- 40. SEGMENTO F

PIN 1

PIN 2



PIN 39

PIN 40