EEE109 难点回顾,整理,刨根问底与拓展

■: 普通文本 ■: 强调文本 ■: 注释/吐槽 □: 强调用注释 […]: 相关资料

■: 前置知识/解释【较简单或非定量,解答可能的疑惑和防止思路脱节/卡壳】

■: 并不重要但懂多点总归是好的【通常较难且(应该)无需掌握,偏牛角尖】

笔者也是大二学生,同步学习中,可能会有错漏,请谨慎查看本文档。欢迎纠错~

本笔记旨在回顾整理难点和对一些细节刨根问底, 很多是额外的! 不过除了满足好奇心外, 它们对本课程的学习也是有帮助的, 毕竟理解不够深刻的应用只是无根之萍。


Week 3-4


MOS 管出现了((((($^{\circ}$ $^{\circ}$)))))这是前 7 周最难的章节了,快进到设计制作 CPU——(不)

MOS 管其实发现的比三极管早,但三极管还是先发展起来了。后来 mos 管又取代了 3 极管,因为它省电。

Two-Terminal MOS Structure


- The heart of the MOSFET is the metal-oxidesemiconductor capacitor
- MOS capacitor with a p-type semiconductor substrate
 - The top metal terminal is called the gate
 - Holes experience a force toward the oxidesemiconductor interface
 - Positive charge on the bottom "plate" of the MOS capacitor






Two-Terminal MOS Structure


- A positive voltage is applied to the gate
 - Positive charges exist on the top metal plate
 - Holes are pushed away from the interface
 - A negative space-charge region is created
- With a larger positive voltage
 - Minority carrier electrons are attracted to the oxide-semiconductor interface
 - The Electron inversion layer is induced
 - The magnitude of the charge is a function of the applied gate voltage





Basic Transistor Operation

- With zero bias applied to the gate (G), the source and drain terminals are separated by the p-region
- Equivalent back-to-back diodes between source and drain when the transistor is in cutoff
- If a large positive gate voltage is applied
 - an electron inversion layer is created at the channel region
 - n-source to the n-drain are "connected"



可以看到, MOS 管利用电场改变半导体在特定区域的性质, 把 p 型 n 型相互转变, 从 而改变并控制其导电性。这种操作就和施工队在地上挖沟渠引水似的, 所以我们管这 叫"沟道"。

其中, 沟道呈现出来的是什么型的性质, 我们就叫它什么沟道。


比如上图,通过施加电压把原来的 p 型材料扯出了一个 n 型沟道,它就叫 n 沟道增强型 MOSFET, n-channel Enhancement-mode MOSFET。

为什么叫"增强型(Enhancement-mode)"? 因为还有一种"耗尽型(Depletion-Mode)", 它们是通过施加电压把造好的沟道抹消掉,和增强型 别别斟酌。

n-Channel Depletion-Mode MOSFET




- When a negative voltage is applied on the gate
 - · A space-charge region is induced
 - The thickness of the n-channel region is reduced
 - The drain current is reduced
 - The drain current is zero when $v_{\it GS} V_{\it TN}$




和三极管有 I_C , I_E , I_B 不一样, mos 管的 GS 之间只有电压 V_{GS} , 没有电流。

I-V Characteristics




- $v_{DS} < v_{DS}(sat)$
- $i_D = K_n[2(v_{GS} V_{TN})v_{DS} v_{DS}^2]$
- Saturation point
 - $v_{DS}(\text{sat}) = v_{GS} V_{TN}$
- Saturation region
 - $i_D = K_n (v_{GS} V_{TN})^2$
 - K_n is the conduction parameter
 - i_D is constant, independent of v_{DS}

可以看到 mos 管拥有以下性质:



- 3. V_{GS} 不变, V_{DS} 增加, I_D 增大,存在饱和(最大) $I_D = K_n (V_{GS} V_{TN})^2$ 4. $V_{DS} \geq V_{GS} V_{TN}$ 时 I_D 认到物和 I_D
- 5. 非饱和电流 $I_D = K_n [2(V_{GS} V_{TN})V_{DS} V_{DS}^2]$

其中, K_n 是"传导参数"。正好,就让它带领我们康康 mos 管的物理细节罢!



首先要明白一件事:

MOS 管的核心结构是一个电容。

只不过有一边是半导体做的,在充电时会生成沟道

 v_{DS} (sat) = $v_{GS} - V_{TN}$

 $v_{DS} > v_{DS}$ (sat)

 $v_{GS4} > v_{GS3}$

 $v_{GS3} > v_{GS2}$

 $v_{GS2} > v_{GS1}$

 $v_{GS1} > V_{TN} > 0$

比如左图,在 V_{GS} 逐渐增加的过程中:

先是如同 pn 结一般形成耗尽区

再在最上方拉出一层反型层

于是最后形成**反型层沟道—耗尽区—半导体**的三明治结构。

好,回过头来, K_n 的值是如何确定的呢? 有定义式: $K_n = \frac{\mu_n C_{ox} W}{2I}$ $\left(= \frac{k'_n}{2} \frac{W}{I} \right)$

其中, μ_n 是反型层的多子迁移率, C_{ox} 是氧化物单位面积电容量,W是沟道宽度。L是 沟道长度。

 μ_n 越高,反型层多子更易产生漂移电流; C_{ox} 越大,反型层的多子浓度越高;沟道越 宽, 电阻越小; 沟道越长, 电阻越大。





所以 $K_n = \frac{W\mu_n C_{ox}}{2L}$ 很合理。至于底下那个 2,那是只是因为 $I_D = K_n [2(V_{GS} - V_{TN})V_{DS} - V_{DS}^2]$ 后面那个系数 2 的补偿。


非饱和时的电流 $I_D = K_n[2(V_{GS} - V_{TN})V_{DS} - V_{DS}^2]$, 挖藕, 挺复杂神秘的。

其推导分析将写在额外的 **week3 摩斯风云 DLC** 里。(因为不像二极管非常简单,mos 管本身就是比较复杂的东西,这些细节再写在一起就过于臃肿了)

不过,为什么 I_D 会饱和? ——因为 V_{DS} 也会影响沟道本身。


I-V Characteristics: Triode Region

- When $v_{GS} > V_{TN}$ and a small applied v_{DS}
 - Constant thickness inversion layer
- As v_{DS} increases
 - The voltage drop across the oxide near the drain terminal decreases
 - The induced inversion charge density decreases
 - The incremental conductance decreases



I-V Characteristics: Saturation Region

- When $v_{DS} = v_{GS} V_{TN}$
 - The induced inversion charge density at the drain terminal is zero (similar to the case when $v_{GS} = V_{TN}$)
 - The incremental conductance decreases
 - $v_{DS}(\text{sat}) = v_{GS} V_{TN}$
- When $v_{DS} > v_{DS}(\text{sat})$
 - Drain current i_D is constant
 - Saturated region



当我们在沟道两侧施加电压 V_{DS} ,沟道的深度即刻发生变化。一开始还不明显,然后呈现梯形,电流 I_D 增长变慢;最后三角形,另一头直接没有沟道了, I_D 的增长也就到头了——饱和。


为什么最后一侧沟道都没了还能导电?不是有了沟道才能通路吗?

其实这里是动态平衡。和本来两侧没有电压也没有沟道不一样,这里的沟道消失是有电压和电流前提的。比如一块电阻,它不可能没有电流两侧却有电压。在这里,反型层消失是因为载流子在 V_{DS} 影响下快速移动,以至于没有多余的电子/空穴留下来形成反型层。


至于为什么 I_D 达到饱和时的 $V_{DS} = V_{GS} - V_{TN}$ 这样一个看上去巧的不行的取值?其实也能解释。

首先再强调一件事: MOS 管的核心结构是一个电容。


而对于电容, 两端的电势差才重点。



当我们逐步增加 V_{GS} ↓ ,可以发现,**只有当V_X超过阈值电压V_{TN}**(画图时错写成 V_{th} 了),**反型层沟道才会出现**。其深度 h 和 V_X 的粗略关系如右图:



那么,当我们再加上横向的 V_{DS} ,由于左右两端电压不同,从左到右的 V_X 也随之变化。



这样一看,饱和临界点在哪我就不用多说了8?

如右图,当最右 $V_X=V_{TN}$, $V_{DS}=V_{GS}-V_{TN}$,反型层开始消失, I_D 不再增长,mos 由此管进入饱和状态。


所以, $V_{DS} = V_{GS} - V_{TN}$ 的临界点不是巧合, 而是必然。

nmos 和 pmos 的式子是相通的,只是符号略有不同。本文 档在写某公式时只会拿其中一种使用,另一种同理就行。

耗尽型 MOS 管


而对于耗尽型和增强型,其区别在于其 V_{TN} 不同和电路符号不同。但其电流计算公式是相同的。这是因为,公式中的重点是 V_{GS} 和 V_{TN} 的关系。

为了统一理解耗尽型和增强型的情况,可以理解为耗尽型提前内置了一个 V_{GSO} ,当外加 $V_{GS}=0$ 时,反型层依然存在,只有当外加 $V_{GS}<0$ 乃至抵消掉内置的反型层才可以。如果把此时的 V_{GS} 记作 V_{TN} ,那么其作用就和增强型相同了:比较 V_{DS} 和 $V_{GS}-V_{TN}$



比较二者,可以进一步理解二者的差别与共同点

电路符号:



······这区别还挺微妙的是吧(°∀。)

不管是耗尽型还是增强型,它们的各种状态和相应的 V_{DS} 和 V_{GS} 在 PPT 上都可以用以下表格做总结:

Summary of Transistor Operation



Branch

Summary of I-V Characteristics

		NMOS	PMOS
Nonsaturation region $i_D = K_r$		$v_{DS} < v_{DS}(\text{sat})$ $v_{DS} < v_{DS}(\text{sat})$ $v_{DS} = v_{DS}^{2}$	$v_{SD} < v_{SD}(\text{sat})$ $i_D = K_p[2(v_{SG} + V_{TP})v_{SD} - v_{SD}^2]$
Saturation 屏幕戦	Ctrl + Alt + A	$v_{DS} > v_{DS}(\text{sat})$ $v_D = K_n(v_{GS} - V_{TN})^2$	$v_{SD} > v_{SD}(\text{sat})$ $i_D = K_p(v_{SG} + V_{TP})^2$
Transit		$v_{DS}(\text{sat}) = v_{GS} - V_{TN}$	$v_{SD}(\text{sat}) = v_{SG} + V_{TP}$
Enhance H Alt + O		$V_{TN} > 0$	$V_{TP} < 0$
屏幕翻译 Ctrl + Alt + F Deplet 截图时隐藏当前窗口		$V_{TN} < 0$	$V_{TP} > 0$
Turn-on Gate voltage		$v_{GS} > V_{TN}$	$v_{GS} < V_{TP}$

October 6, Chapter 3


非常的清晰, 非常的美味

Finite Output Resistance 【饱和区(限定)输出电阻】

众所周知, EEE109 里充满了理想与现实的落差(?) 比如 mos 管的饱和电流, 说好的不再变大, 可谁知道它居然会偷偷增长!

怎么会这样呢?

原来,当 V_{GS} 达到饱和临界点继续增长,那个**"沟道三角形"的尖头位置会慢慢左移!** 而这意味着右边有一段其实根本没用,**沟道的长度 L 缩短了!**





根据 $K_n = \frac{W\mu_n C_{ox}}{2L}$,L 变短, K_n 变大, $I_D = K_n (V_{GS} - V_{TN})^2$ 也就变大了! 这即是——**沟道长度调制**。

这个效应虽然是让电流变大了,但本来电流应该不变的("电阻"无穷大),所以实际上这 个效应带来了一个输出电阻 r_0 ,其值为饱和后变化的电压与其引起的电流的比值:

Finite Output Resistance


$$K_n[(v_{GS} - V_{TN})^2(1 + \lambda v_{DS})]$$





$$-v_{DS} = V_A = \frac{1}{\lambda}$$

· The output resistance due to the channel length modulation is defined as:



$$r_O = \left(\frac{\partial i_D}{\partial v_{DS}}\right)^{-1} \bigg|_{v_{GS} = \text{constant}}$$

其中λ是沟道长度调制参数。


由图知
$$V_A=\frac{1}{\lambda}$$
,这也是个人为规定的东西。
于是对于某点 Q, $r_0=\frac{\Delta V}{\Delta I}=\frac{1}{\lambda K_n \left(V_{GSQ}-V_{TN}\right)^2}pprox \frac{1}{\lambda I_{DQ}}=\frac{V_A}{I_{DQ}}$

 r_0 是 MOSFET 小信号等效电路的一个元素,之后似乎会用到。

理想与现实的落差当然不止在饱和区有,阈值电压附近也是如此。

Subthreshold Conduction

- For the n-channel MOSET biased in the saturation region, $i_D = K_n(v_{GS} - V_{TN})^2$
 - $\sqrt{i_D} = \sqrt{K_n}(v_{GS} V_{TN})$
 - $\sqrt{i_D}$ is a linear function of v_{GS}
- i_D is not zero, when v_{GS} is slightly less than V_{TN}
 - Subthreshold current
 - · Significant power dissipation in the integrated circuit




这一幕好像在许多地方似曾相识呢(゚∀。)……知道就好




结场型效应晶体管


出了之前详细介绍的 MOSFET,人类科技里其他的晶体管物种也出现了! 结场型效应晶体管可分为两种: PN 结 FET (PN JFET) 和金属-半导体 FET (MESFET) 课上就讲了 PN JFET。

I-V Characteristics for Zero Gate Voltage



- The channel is pinched off at the drain terminal
- Drain current will not increase
- Drain voltage at pinchoff is $v_{DS}(\text{sat})$
- For $v_{DS} > v_{DS}(\text{sat})$
 - The transistor is biased in the saturation region
 - i_D is independent of v_{DS}





相信你现在只需要看到上面这张图就能自行脑补出 JFET 的增长,夹断,饱和了。

值得注意的是,JFET 中上下两层是同接的 V_{GS} ,电压差是由 V_{DS} 产生的。

I-V Characteristics for n-channel JFET

• In saturation region, $v_{DS} > v_{DS}(\mathrm{sat}) = v_{GS} - V_P$


$$i_D = I_{DSS} \left(1 - \frac{v_{GS}}{V_P} \right)^2$$

• I_{DSS} is the saturation current when $v_{GS}=0$

V_P is the pinchoff voltage

• $V_P < 0$

• $v_{GS} < 0$



 V_P 是夹断(饱和)电压。

其中, $I_D = I_{DSS} \left(1 - \frac{v_{GS}}{v_P}\right)^2$ 这个公式看着神秘,其实不过是把类似 $I_D = K_n (V_{GS} - V_{TN})^2$ 的公式变形, $I_D = K_n V_{GS}^2 \left(1 - \frac{v_{TN}}{v_{GS}}\right)^2 = I_{DSS} \left(1 - \frac{v_{TN}}{v_{GS}}\right)^2$,和二极管方程异曲同工。


MOSFET 电路直流分析

小小 mos 管我们已经研究的差不多了,该上电路了。不过其实,只要理解了以上原理与公式,胜利早已握在你手里——我们现在的电路还很简单,没啥弯弯绕绕的。

如果嗯要说有什么要点……

- 1, 先分析 V_{cs} , 它是决定了 V_{Ds} 会如何发挥作用。
- 2,再分析 V_{DS} ,它决定了 MOS 管饱和与否。
- 3, 若无法直接分析, KVL, KCL, 戴维南等效电路伺候。
- 4, 再不济, 截止, 放大, 饱和, 就仨状态, 试试看。

PPT 里有很多这种图:



如若看不懂,就老老实实对着电路一步步分析电压电流。算好了回过头来对照,你会发现其实很直白,看着好像挺高级,其实里头的东西还是要自己算。

好, 那么, 我们的 week3-4 的笔记就到此为止了, 感谢各位观看。

接下来是 week5 了, 尽请期待 °∀°)σ

相信本文档会多有错漏与不足,也请各位看官 dalao 与我们交流提问纠错指正。

……交流渠道……



西浦科协唯一指定关注二维码

你可以把文档相关的问题发给公众号,我们会及时查看回复。

[本章无 source]

2020.10.31 醭坦

Jent Branch