
【题 3.4】 画出图 P3.4 所示电路在下列两种情况下的输出电压波形:

- (1) 忽略所有门电路的传输延迟时间;
- (2) 考虑每个门都有传输延迟时间 t_{pd} 。

输入端A、B的电压波形如图中所给出。



【题 3.5】 已知 CMOS 门电路的电源电压 $V_{\rm DD}$ = 5 V,静态电源电流 $I_{\rm DD}$ = 2 μ A,输入信号为 200 kHz 的方波(上升时间和下降时间可忽略不计),负载电容 $C_{\rm L}$ = 200 pF,功耗电容 $C_{\rm pd}$ = 20 pF, 试计算它的静态功耗、动态功耗、总功耗和电源平均电流。

解:静态功耗为

$$P_s = I_{DD} V_{DD} = 5 \times 2 \times 10^{-6} \text{ W} = 0.01 \text{ mW}$$

动态功耗为

*参考课本例题3.3.1

$$P_{\rm D} = (C_{\rm L} + C_{\rm pd}) f V_{\rm DD}^2$$

= $(200 + 20) \times 10^{-12} \times 2 \times 10^5 \times 5^2 \text{ W} = 1.10 \text{ mW}$


总功耗为


$$P_{\text{TOT}} = P_{\text{S}} + P_{\text{D}} = (0.01 + 1.10) \text{ mW} = 1.11 \text{ mW}$$

电源的平均电流为

$$\bar{I}_{DD} = P_{TOT} / V_{DD} = (1.11/5) \text{ mA} = 0.22 \text{ mA}$$

【题 3.7】 试分析图 P3.7 中各电路的逻辑功能,写出输出的逻辑函数式。





书上P90,给出的是异或门的例子,注意红圈中低电平有效端口的方向。

因此, $Y 与 A \setminus B$ 之间是异或逻辑关系,即 $Y = A \oplus B$ 。






图 3.3.38 用反相器和传输门构成的异或门电路

【题 3.8】 试画出图 P3.8(a)、(b)两个电路的输出电压波形。输入电压波形如图(c)所示。






*这里使用"ד符号代表高阻态,也可以使用其他形式,说明清楚即可。

绘制波形图,重要的边沿可以用虚线标出,便于观察。

【题 3.9】 在图 P3.9 所示电路中, G_1 和 G_2 是两个 OD 输出结构的与非门 74HC03。74HC03 输出端 MOS 管截止时的漏电流为 $I_{OH(max)} = 5$ μ A; 导通时允许的最大负载电流为 $I_{OL(max)} = 5.2$ mA,这时对应的输出电压 $V_{OL(max)} = 0.33$ V。负载门 $G_3 \sim G_5$ 是三输入端或非门 74HC27,每个输入端的高电平输入电流最大值为 $I_{IH(max)} = 1$ μ A,低电平输入电流最大值为 $I_{IL(max)} = -1$ μ A。试求在 $V_{DD} = 5$ V、并且满足 $V_{OH} \ge 4.4$ V、 $V_{OL} \le 0.33$ V 的情况下, R_L 取值的允许范围。




书上P88公式

$$R_{\rm L(max)} = \frac{V_{\rm DD} - V_{\rm OH}}{n V_{\rm OH} + m V_{\rm IH}} = \frac{5 - 4.4}{2 \times 5 \times 10^{-6} + 9 \times 1 \times 10^{-6}} \ \Omega = 31.6 \ \rm k\Omega$$

$$R_{\rm L(min)} = \frac{V_{\rm DD} - V_{\rm OL}}{I_{\rm OL(max)} - ||m'||_{\rm IL}|} = \frac{5 - 0.33}{5.2 \times 10^{-3} - 9 \times 10^{-6}} \ \Omega = 0.9 \ \rm k\Omega$$

输出高电平



这里的约束条件:


受到上拉电阻的作用,输出高电平的电压值小于VDD 电压值,但是高电平要大于一定数值。

$$V_{\scriptscriptstyle
m DD}$$
 - ($nI_{\scriptscriptstyle
m OH}$ + $mI_{\scriptscriptstyle
m IH}$) $R_{\scriptscriptstyle
m L}$ \geqslant $V_{\scriptscriptstyle
m OH}$

$$R_{\rm L} \leqslant (\ V_{\rm DD} - V_{\rm OH}\) \, / \, (\ nI_{\rm OH} + mI_{\rm IH}\) = R_{\rm L(max)}$$

 I_{OH} 的数量n取决于OD门的数量。 I_{IH} 的数量m取决于扇出的输出数量。

输出低电平



【题 3.12】 说明图 P3.12 中各门电路的输出是高电平还是低电平。已知它们都是 74HC 系列的 CMOS 电路。

 $解: Y_1$ 为高电平; Y_2 为高电平; Y_3 为低电平; Y_4 为低电平。




图 P3.12

第4次作业


周二课后作业

3.4 3.5 3.7 3.8(a) 3.9

1、如果某器件的电压传输特性曲线如下图所示(折线位置要么对应整数要么对应 0.5、3.5、1.5 等),该器件可否作为反相器使用?如果可以,其输入和输出的高低电平范围(V_{IL} 、 V_{OL} 、 V_{IH} 、 V_{OH})以及噪声容限(V_{NH} 、 V_{NL})分别是多少?如果不能用作反相器,请说明理由。

$$V_{NH} = V_{OH(min)} - V_{IH(min)}$$
 vo
= 4-3.f = 0.f (v)
 $V_{NL} = V_{IL(max)} - V_{OL(max)}$
= 3-1.f = 1.5 (v)
 $V_{OL} = V_{OL} =$

2、用**最少**的晶体管画出下述 CMOS 逻辑门的晶体管级电路(不要求加输入输出端的缓冲器)



周五课后作业

3.8(b) 3.12

1、试给出下图所示电路的真值表与标准与或式。注:图中门电路均