自主设计: 两种方式实现密码锁

林莉淇 PB22051128

1 实验内容

编写 verilog 程序,使用矩阵键盘、LED 灯、七段数码管、拨码开关设计两种方式实现的密码锁: 1. 直接将设置的密码和输入的密码存入锁存器,利用逻辑关系判断密码是否正确; 2. 先内置一个密码,使用序列发生器、序列检测器检查密码是否正确。

2 设计分析

需要针对序列产生器、序列检测器、七段数码管、分频器、按键检测器编写不同模块。设置的密码、待验证的密码都从矩阵键盘获得,用 LED 的亮暗情况表示它们,同时在七段数码管显示。密码验证结果也用 LED 的亮暗情况表示。其中,CLK 信号由分频器分频。

- 1. 直接将设置的密码和输入的密码存入锁存器,利用逻辑关系判断密码是否正确:从矩阵键盘获取设置的密码和待验证的密码,分别存入两个寄存器,再比较这两个寄存器存放数据是否相同。若相同,则验证成功,表示正确的 LED 亮;若不同,则验证失败,表示错误的 LED 亮。
- 2. 先内置一个密码,使用序列发生器、序列检测器检查密码是否正确: 从矩阵键盘获取待验证的密码 1 和密码 2,用有限状态机的方法编写成序列产生器 1 和序列产生器 2。内置密码写入序列检测器中,检测产生的序列是否包含内置密码序列即可完成密码验证。通过片选信号选择验证密码 1 还是密码 2,并将序列产生器与按键检测器相连。若序列检测器检测到序列产生器表示的密码正确,则表示正确的 LED 亮,否则不亮。

具体模块如下:

- 列扫描信号产生器
 - 输入: 使复位信号 reset、时钟信号 clk (实际输入是经过分频后的 clkD);
 - 输出: 数据序列;
- 按键检测器
 - 输入: 时钟信号 clk (实际输入是经过分频后的 clkD)、行信号 row、列信号 col;
 - 输出: 按键二进制编码:
- 数码管显示器
 - 输入: 4 位二进制信号 q;
 - 输出: 段码信号 A,B,C,D,E,F,G;
- 分频器
 - 输入: 原始时钟 clk、复位信号 reset;
 - 输出: 分频后 clkD:
- 序列产生器 1
 - 输入: 使复位信号 reset、时钟信号 clk (实际输入是经过分频后的 clkD)、待验证的第一个密码 sq1;
 - 输出: 数据序列;
- 序列产生器 2
 - 输入: 使复位信号 reset、时钟信号 clk (实际输入是经过分频后的 clkD)、待验证的第二个密码 sq2;
 - 输出: 数据序列;
- 序列检测器
 - 输入: 使复位信号 reset、时钟信号 clk (实际输入是经过分频后的 clkD)、输入数据;
 - 输出: 检测结果;
- 选择器
 - 输入: 2 个数据 A,B、选择信号 select;
 - 输出: 选择结果 Q;




图 1: 状态转换图

3 Verilog 源代码

```
module scanout_llq(clk,reset,Moore);
           input clk,reset;
2
           output [3:0] Moore;
           reg [3:0] Moore;
5
           reg [1:0] st;
           parameter S0=0,S1=1,S2=2,S3=3;
           always @(posedge clk or negedge reset) begin
                   if (!reset) begin
10
11
                          st <= S0;
                   end
12
                   else begin
13
                          case (st)
                                 S0:begin st <= S1;end
15
                                 S1:begin st <= S2;end
16
                                  S2:begin st <= S3;end
                                 S3:begin st <= S0;end
18
                                 default st <= S0;</pre>
19
                          endcase
20
                   end
21
22
           end
23
24
           always @(st) begin
                          SO:Moore <= 4'b1110;
26
27
                          S1:Moore <= 4'b1101;
                          S2:Moore <= 4'b1011;
28
                          S3:Moore <= 4'b0111;
29
30
                          default Moore <= 4'b1110;</pre>
                   endcase
31
           end
32
    {\tt endmodule}
```

代码 1: 列扫描信号产生器

```
module get_key_llq(clk,col,row,Moore);
1
2
           input clk;
           input [3:0] col;
           input [3:0] row;
4
           output [3:0] Moore;
           reg [3:0] Moore;
6
           always @(posedge clk) begin
                  case(row)
9
10
                         4'b1110:
                                 case(col)
11
                                        4'b1110:Moore<=4'b0001;
12
                                        4'b1101:Moore<=4'b0010;
13
                                        4'b1011:Moore<=4'b0011;
14
                                        4'b0111:Moore<=4'b1010;
15
16
                                 endcase
                         4'b1101:
17
                                 case(col)
18
                                        4'b1110:Moore<=4'b0100;
19
                                        4'b1101:Moore<=4'b0101;
20
                                        4'b1011:Moore<=4'b0110;
21
22
                                        4'b0111:Moore<=4'b1011;
```

```
23
                                 endcase
                          4'b1011:
24
25
                                 case(col)
                                         4'b1110:Moore<=4'b0111;
26
                                        4'b1101:Moore<=4'b1000;
27
                                        4'b1011:Moore<=4'b1001;
28
                                        4'b0111:Moore<=4'b1100;
29
                                 endcase
30
31
                          4'b0111:
                                 case(col)
32
                                        4'b1110:Moore<=4'b1110;
33
                                         4'b1101:Moore<=4'b0000;
34
                                        4'b1011:Moore<=4'b1111;
35
                                        4'b0111:Moore<=4'b1101;
36
37
                                 endcase
38
                   endcase
39
           end
    endmodule
40
```

代码 2: 读取按键模块

```
module Seg7Led(q,A,B,C,D,E,F,G);
1
           input [3:0] q;
2
3
           output A,B,C,D,E,F,G;
           reg [6:0] ATOG;
4
           always@(q)
                  begin
6
                         ATOG = 7'b0000000;
7
                         case(q)
                                4'b0000:ATOG = 7'b0000001;
9
                                4'b0001:ATOG = 7'b1001111;
10
                                4'b0010:ATOG = 7'b0010010;
                                4'b0011:ATOG = 7'b0000110;
12
                                4'b0100:ATOG = 7'b1001100;
13
                                4'b0101:ATOG = 7'b0100100;
14
                                4'b0110:ATOG = 7'b0100000;
15
                                4'b0111:ATOG = 7'b0001111;
16
                                4'b1000:ATOG = 7'b00000000;
17
                                4'b1001:ATOG = 7'b0001000;
18
                                4'b1010:ATOG = 7'b0001000;
19
                                4'b1011:ATOG = 7'b1100000;
20
                                4'b1100:ATOG = 7'b0110001;
21
22
                                4'b1101:ATOG = 7'b1000010;
                                4'b1110:ATOG = 7'b0110000;
23
24
                                4'b1111:ATOG = 7'b0111000;
                                //default:ATOG = 7'b1111111;
25
                         endcase
26
27
                  end
28
                  assign A = ATOG[6];
29
                  assign B = ATOG[5];
30
                  assign C = ATOG[4];
31
                  assign D = ATOG[3];
32
                  assign E = ATOG[2];
33
                  assign F = ATOG[1];
34
                  assign G = ATOG[0];
35
36
37
    endmodule
```

代码 3: 数码管显示

```
module FD_llq(clk,clkD,reset);
1
            input clk;
2
            input reset;
3
            output clkD;
           reg [20:0] cnt = 0;
5
           reg clkD;
6
            always @(posedge clk) begin
7
                   if(reset == 1'b0) begin
8
                           cnt <= 20'd0;
9
                           clkD <=0;
10
                   end
11
12
                   else begin
                           if(cnt==20'd100000) begin
13
                                  cnt <=20'd0;
14
                                  clkD <=~clkD;</pre>
15
                           end
16
17
                           else begin
                                  cnt <=cnt+1;</pre>
18
```

```
19 end
20 end
21 end
22 endmodule
```

代码 4: 分频器

```
module FSM1_llq(clk,reset,Moore,sq1);
1
2
           input clk,reset;
           input [3:0] sq1;
3
           output [1:0] Moore;
4
5
           reg [1:0] Moore;
           parameter S0=0,S1=1,S2=2,S3=3;
6
           reg [3:0]st;
7
8
           always @(posedge clk or negedge reset) begin
9
                   if (!reset) begin
10
11
                          st <= S0;
                   end
12
13
                   else begin
                          case (st)
14
                                  S0:begin st <= S1;end
15
                                  S1:begin st <= S2;end
16
                                  S2:begin st <= S3;end
17
                                  S3:begin st <= S0;end
18
                                  default st <= S3;</pre>
19
20
                          endcase
21
                   end
           end
22
23
24
           always @(st) begin
                   case (st)
25
26
                          S0:Moore <= sq1[3];
27
                          S1:Moore <= sq1[2];</pre>
                          S2:Moore <= sq1[1];
28
                          S3:Moore <= sq1[0];
29
30
                          default Moore <= 1'b0;</pre>
                   endcase
31
32
           end
    endmodule
33
```

代码 5: 序列产生器 1

```
module FSM2_llq(clk,reset,Moore,sq2);
1
2
           input clk,reset;
           input [3:0] sq2;
3
           output [1:0] Moore;
4
           reg [1:0] Moore;
           parameter S0=0,S1=1,S2=2,S3=3;
6
7
           reg [3:0]st;
           always @(posedge clk or negedge reset) begin
9
10
                  if (!reset) begin
                          st <= S0;
11
12
                  end
13
                  else begin
                          case (st)
14
                                 S0:begin st <= S1;end
15
                                 S1:begin st <= S2;end
16
                                 S2:begin st <= S3;end
17
                                 S3:begin st <= S0;end
                                 default st <= S3;
19
                          endcase
20
21
                  end
           end
22
23
24
           always @(st) begin
                  case (st)
25
26
                          S0:Moore <= sq2[3];
                          S1:Moore <= sq2[2];
27
                          S2:Moore <= sq2[1];
28
29
                          S3:Moore <= sq2[0];
                          default Moore <= 1'b0;</pre>
30
                  endcase
31
           end
32
    endmodule
33
```

代码 6: 序列产生器 2

```
module seq_detector_llq(clk,reset,Moore,strl);
1
           input clk,reset,strl;
2
            output [1:0] Moore;
3
           reg [1:0] Moore;
4
            parameter S0=0,S1=1,S2=2,S3=3,S4=4;
           reg [3:0]st;
6
7
            always @(posedge clk or negedge reset) begin
                   if (!reset) begin
9
                           st <= S0;
10
                   end
                   else begin
12
13
                           case (st)
                                  S0:begin
14
                                          if(strl == 1'b0) st <= S1;</pre>
15
                                          else st <= S0; end
16
                                  S1:begin
17
                                          if(strl == 1'b0) st <= S2;</pre>
18
19
                                          else st <= S0; end
                                  S2:begin
20
                                          if(strl == 1'b1) st <= S3;</pre>
21
                                          else st <= S0; end
22
                                  S3:begin
23
                                          if(strl == 1'b1) st <= S4;</pre>
                                          else st <= S0; end
25
                                  S4:begin
26
27
                                          if(strl == 1'b1) st <= S1;
                                          else st <= S0; end
28
                                  default st <= S0;</pre>
29
                           endcase
30
                   end
31
            end
33
            always @(st) begin
34
35
                   case (st)
                          S0:Moore <= 1'b0;
36
                           S1:Moore <= 1'b0;
37
                           S2:Moore <= 1'b0;
38
                          S3:Moore <= 1'b0;
39
40
                           S4:Moore <= 1'b1;
                           default Moore <= 1'b0;</pre>
41
                   endcase
42
            end
    endmodule
44
```

代码 7: 序列检测器

```
module MUX2T01_llq(A,B,select,Q);
           input A,B,select;
2
3
           output Q;
           reg Q;
5
           always @(A or B or select) begin
6
7
                  begin
                          case (select)
8
9
                                 1'b0:Q <= A;
                                 1'b1:Q <= B;
10
                          endcase
11
                   end
           end
13
    endmodule
14
```

代码 8: 选择器

```
module FPGA_EXP_FINAL(keyset,keyinput,check,key_set,key_input,reset,clk,row,col,rightled,wrongled,
1
    {\tt A,B,C,D,E,F,G,LED,sq1,sq2,sqin1,sqin2,sqrightled,select,sqcheck);}
2
           input reset,clk,keyset,keyinput,check,sqin1,sqin2,select,sqcheck;
3
           input [3:0] row;
4
           output [3:0] col;
6
           output [3:0] key_input;
7
           reg [3:0] key_input;
           output [3:0] key_set;
9
           reg [3:0] key_set;
10
11
           output [3:0] sq1;
12
           reg [3:0] sq1;
13
           output [3:0] sq2;
14
```

```
15
           reg [3:0] sq2;
16
17
           output A,B,C,D,E,F,G,LED;
           output reg rightled, wrongled, sqrightled;
18
           wire [3:0] Moore;
19
20
           wire x1,x2,x,sqright,clkD;
21
           FD_llq FD(clk,clkD,reset);
22
23
           scanout_llq scanout(clkD,reset,col);
           get_key_llq get_key(clkD,col,row,Moore);
24
           Seg7Led Seg7Led(key_input,A,B,C,D,E,F,G);
25
           FSM1_llq FSM1(clkD,reset,x1,sq1);
26
           FSM2_11q FSM2(clkD,reset,x2,sq2);
27
           MUX2T01_llq MUX2T01(x1,x2,select,x); //select=0,验证密码1
28
           seq_detector_llq seq_detector(clkD,reset,sqright,x);
29
30
           always @(posedge clkD) begin
               if(reset==0) begin //复位
32
                  key_set <= 4'b0;
33
                  key_input <= 4'b0;</pre>
34
                  sq1 <= 4'b0;
35
                  sq2 <= 4'b0;
36
37
               else if(reset == 1) begin
38
                  if(keyset) begin //设置密码
39
                      key_set <= Moore;</pre>
40
41
                  end
                  else begin
                     key_set <= key_set;</pre>
43
44
45
                  if(keyinput) begin //输入待验证密码
46
47
                      key_input <= Moore;</pre>
                  end
48
49
                  else begin
                      key_input <= key_input;</pre>
50
51
52
                  if(check) begin //方式1比较寄存器密码值
53
                      if(key_set[3] == key_input[3] && key_set[2] == key_input[2] && key_set[1] == key_input[1] &&
54
                      key_set[0] == key_input[0]) begin
                         rightled <= 1;
55
56
                      end
                      else begin
57
                        wrongled <= 1;
58
                      end
59
60
61
62
                  if(sqin1) begin //输入待验证密码1
                      sq1 <= Moore;</pre>
63
64
                  end
                  else begin
                     sq1 <= sq1;
66
67
68
                  if(sqin2) begin //输入待验证密码2
69
70
                      sq2 <= Moore;
71
                  else begin
72
                      sq2 <= sq2;
73
74
75
                  if(sqcheck) begin //验证输入的密码
76
                      sqrightled <= sqright;</pre>
77
                  end
78
79
80
               end
81
           end
82
           assign LED=1;
83
    endmodule
```

代码 9: 顶层函数 (仿真时去掉分频器,直接给仿真代码中设置的时钟信号)

```
timescale 10ns/1ns
module FPGA_EXP_FINAL_tb();
reg clk,clkD,reset,keyset,keyinput,check,sqin1,sqin2,select,sqcheck;
reg [3:0] row;
```

```
wire rightled, wrongled, sqrightled;
7
           initial #0 clkD=0;
           initial #0 reset=0;
           initial #2 clkD=0;
10
11
           initial #2 reset=1;
12
13
           always #2 clkD=~clkD;
15
16
           always begin
                  #1 keyset=1;
17
                  #5 row=4'b1110;
18
                  #6 keyset=0;
19
                  #10 keyinput=1;
20
                  #2 row=4'b1110;
21
                  #1 keyinput=0;
                  #2 check=1'b1;
23
24
                  #1 sqin1=1;
                  #5 row=4'b1110;
26
                  #2 sqin1=0;
27
                  #10 sqin2=1;
28
                  #2 row=4'b1110;
29
                  #1 sqin2=0;
31
                  #2 select=1'b1;
32
33
                  #2 sqcheck=1'b1;
34
35
                  #70 $stop;
           end
36
37
           FPGA_EXP_FINAL FPGA_EXP_FINAL(keyset,keyinput,check,key_set,key_input,reset,clk,
38
           row,col,rightled,wrongled,A,B,C,D,E,F,G,LED,sq1,sq2,sqin1,sqin2,sqrightled,select,sqcheck);
39
40
    endmodule
```

代码 10: 仿真代码

4 仿真结果记录




图 2: 仿真结果

由图可见:

1. 设置密码信号 keyset=1 且 clkD 上升沿时,矩阵键盘读取的值 Moore 为 2,相应的 key_set 寄存器存入 2 的二进制编码 0010,同时 key_set (key_set[0]-key_set[3]) 分别连接四个 LED 灯,对应可现实亮暗情况以直观显示 key_set

- 2. 输入验证密码信号 keyinput=1 且 clkD 上升沿时,矩阵键盘读取的值 Moore 为 1,相应的 key_input 寄 存器存入 1 的二进制编码 0001,同时 key_input (key_input[0]-key_input[3]) 分别连接四个 LED 灯,对应可现实亮暗情况以直观显示 key_input
- 3. 验证信号 check=1 且 clkD 上升沿时,比较 key_set 寄存器和 key_input 寄存器的值,二者不相等,wrongled=1,rightled 无变化。同时 wrongled 和 rightled 分别连接两个 LED 灯,对应可现实亮暗情况以直观显示密码验证正确与否
- 4. 输入第一个密码信号 sqin1=1 且 clkD 上升沿时,矩阵键盘读取的值 Moore 为 a,相应的 sq1 寄存器存入 a 的二进制编码 1010,同时 sq1 (sq1[0]-sq1[3]) 分别连接四个 LED 灯,对应可现实亮暗情况以直观显示 sq1。序列产生器 1 产生 1010 的序列 x1
- 5. 输入第二个密码信号 sqin2=1 且 clkD 上升沿时,矩阵键盘读取的值 Moore 为 3,相应的 sq2 寄存器存入 3 的二进制编码 0011,同时 sq2 (sq2[0]-sq2[3]) 分别连接四个 LED 灯,对应可现实亮暗情况以直观显示 sq2,序列产生器 2 产生 0011 的序列 x2
- 6. 片选信号 select=1 且 clkD 上升沿时,选中第二个密码,二选一选择器输出结果 x 与 x2 相同
- 7. 验证密码信号 sqcheck=1 且 clkD 上升沿时,用序列检测器验证选中的密码(第二个密码,为 3)与内置 密码 3 是否相同。完整验证 0011 之后,密码相同,sqright=1,同时 sqright 连接 LED 灯,对应可现实亮暗情况以直观显示密码验证正确与否

5 RTL 结构图




图 3: 总程序




图 4: 分频器




图 5: 列扫描信号产生器




图 6: 序列产生器 1 (待验证第一个密码)




图 7: 序列产生器 2 (待验证第二个密码)




图 8: 二选一选择器



图 9: 序列检测器




图 10: 获取按键模块

6 FPGA 验证结果记录




图 11: 资源占用




图 12: 管脚锁定情况

动态结果的文字描述: 先拨动 DIP15=0,复位。再拨动 DIP15=1 并保持不变,使能列扫描信号产生器和分频器、序列产生器、检测器。

随后按照仿真结果的 1-7 步骤分别拨动开关并在矩阵键盘输入数字,七段数码管显示输入的密码,同时 LED 灯也会以亮暗情况直观显示方式一的设置密码、输入密码、验证结果和方式二的密码一、密码二、验证结 果。

7 实验总结

通过这次实验,我明白了分模块调用的重要性。针对不同器件写不同模块再进行调用,可以使代码结构更加清晰。

例化语句不能写在 always 内,在外例化后,只要有触发信号变化就会使得例化语句的输出变化,进而获得目标输出。

同时,例化模块的输出只能用 wire 类型,不能用 reg 类型,否则编译报错。

在仿真的时候,仿真信号的设置对系统功能验证非常重要。为了得到内置密码 3 的矩阵按键输入,我多次计算对应的信号延时,加深对仿真信号的理解。

我还碰到上板时按下按键,数码管和 LED 一直没有反应的情况。经检查,分频器过度分频,在按下的时候没遇到上升沿,检测不到,需要长按或修改分频系数。

在这次实验中,我收获良多。之后的应用中我会更注意让代码结构更清晰,仿真更加全面,以便于最后的硬件验证。