# 实验 3: 序列检测器设计

#### 林莉淇 PB22051128

## 1 实验内容

首先编程设计两个序列产生器(即有限状态机),一个是包含"111010011"的序列产生器,另一个是不包含"111010011"的序列产生器,同时编程设计一个序列检测器(也可以看作是一个状态机)。通过选择器选一路序列送入序列检测器,如果输入的序列包含"111010011",则序列检测器输出状态"1",表示检测到被测序列,否则序列检测器输出状态"0",表示没有检测到被测序列。

再编写 Test Bench 程序并完成功能仿真。接着查看 RTL 电路结构图、为设计工程分配管脚。最后进行硬件验证:观察 LED 灯,查看结果是否正确,并通过切换输入序列验证序列检测器是否正确。




图 1: 实验结构图

### 2 设计分析

需要针对两个序列产生器、选择器、序列检测器编写不同模块。思路上,两个序列产生器序列检测器都可以用有限状态机的方法编写。先将两个序列产生器与选择器相连,再接到序列检测器上,得到输出。其中,CLK 信号由分频器分频。

具体模块如下:

- 序列产生器
  - 输入: 使复位信号 reset、时钟信号 clk (实际输入是经过分频后的 clkD);
  - 输出: 数据序列:
- 序列检测器
  - 输入: 使复位信号 reset、时钟信号 clk (实际输入是经过分频后的 clkD)、输入数据:
  - 输出: 检测结果;
- 选择器
  - 输入: 2 个数据 A,B、选择信号 select;
  - 输出: 选择结果 Q;
- 分频器
  - 输入: 原始时钟 clk、复位信号 reset;
  - 输出: 分频后 clkD:

## 3 Verilog 源代码

```
module FSM1_llq(clk,reset,Moore);
1
2
           input clk,reset;
           output [1:0] Moore;
3
           reg [1:0] Moore;
4
           parameter S0=0,S1=1,S2=2,S3=3,S4=4,S5=5,S6=6,S7=7,S8=8,S9=9;
5
           reg [3:0]st;
6
7
8
           always @(posedge clk or negedge reset) begin
                  if (!reset) begin
9
                          st <= S0;
10
11
                   end
                  else begin
12
13
                          case (st)
14
                                 S0:begin st <= S1;end
                                 S1:begin st <= S2;end
15
16
                                 S2:begin st <= S3;end
                                 S3:begin st <= S4;end
17
                                 S4:begin st <= S5;end
18
                                 S5:begin st <= S6;end
                                 S6:begin st <= S7;end
20
                                 S7:begin st <= S8;end
21
22
                                 S8:begin st <= S9;end
                                 S9:begin st <= S0;end
23
24
                                 default st <= S9;</pre>
25
                          endcase
26
                  end
27
           end
28
           always @(st) begin
29
                  case (st)
30
                          S0:Moore <= 1'b1;
31
                          S1:Moore <= 1'b1;
32
33
                          S2:Moore <= 1'b1;
                          S3:Moore <= 1'b0;
34
                          S4:Moore <= 1'b1;
                          S5:Moore <= 1'b0;
36
                          S6:Moore <= 1'b0;
37
                          S7:Moore <= 1'b1;
38
                          S8:Moore <= 1'b1;
39
                          S9:Moore <= 1'b0;
40
                          default Moore <= 1'b0;</pre>
41
42
                   endcase
43
           end
    endmodule
44
```

代码 1: 序列产生器 1 (包含 111010011)

```
module FSM2_llq(clk,reset,Moore);
1
2
           input clk,reset;
           output [1:0] Moore;
3
4
           reg [1:0] Moore;
           parameter S0=0,S1=1,S2=2,S3=3,S4=4,S5=5,S6=6,S7=7,S8=8,S9=9;
5
           reg [3:0]st;
6
8
           always @(posedge clk or negedge reset) begin
9
                  if (!reset) begin
10
                          st <= S0;
                  end
11
12
                  else begin
13
                          case (st)
                                 S0:begin st <= S1;end
14
15
                                 S1:begin st <= S2;end
                                 S2:begin st <= S3;end
16
17
                                 S3:begin st <= S4;end
                                 S4:begin st <= S5;end
18
                                 S5:begin st <= S6;end
19
                                 S6:begin st <= S7;end
20
                                 S7:begin st <= S8;end
21
                                 S8:begin st <= S9;end
22
23
                                 S9:begin st <= S0;end
                                 default st <= S9;</pre>
24
                          endcase
25
26
                  end
27
           end
28
29
           always @(st) begin
```

```
case (st)
30
31
                           S0:Moore <= 1'b1;
                           S1:Moore <= 1'b0;
32
33
                          S2:Moore <= 1'b1;
                          S3:Moore <= 1'b0;
34
                           S4:Moore <= 1'b0:
35
                          S5:Moore <= 1'b0;
36
                          S6:Moore <= 1'b0;
37
                          S7:Moore <= 1'b0;
38
39
                          S8:Moore <= 1'b1;
                          S9:Moore <= 1'b0;
40
                          default Moore <= 1'b0;</pre>
41
                   endcase
42
            end
43
44
    endmodule
```

代码 2: 序列产生器 2 (不包含 111010011)

```
module seq_detector_llq(clk,reset,Moore,strl);
1
2
            input clk,reset,strl;
            output [1:0] Moore;
3
 4
           reg [1:0] Moore;
           parameter S0=0,S1=1,S2=2,S3=3,S4=4,S5=5,S6=6,S7=7,S8=8,S9=9;
5
           reg [3:0]st;
 6
            always @(posedge clk or negedge reset) begin
8
                   if (!reset) begin
9
                          st <= S0;
10
11
                   end
12
                   else begin
13
                          case (st)
                                 S0:begin
14
15
                                         if(strl == 1'b1) st <= S1;
                                         else st <= S0; end
16
17
                                 S1:begin
                                         if(strl == 1'b1) st <= S2;
18
                                         else st <= S0; end
19
20
                                 S2:begin
21
                                        if(strl == 1'b1) st <= S3;
                                         else st <= SO; end
22
23
                                 S3:begin
                                         if(strl == 1'b0) st <= S4;
24
                                         else st <= S3; end
25
                                 S4:begin
                                         if(strl == 1'b1) st <= S5;
27
                                         else st <= S0; end
28
29
                                 S5:begin
                                         if(strl == 1'b0) st <= S6:
30
                                         else st <= S2; end
31
                                 S6:begin
32
                                         if(strl == 1'b0) st <= S7;
33
34
                                         else st <= S1; end
                                 S7:begin
35
36
                                         if(strl == 1'b1) st <= S8;</pre>
                                         else st <= S0; end
37
                                 S8:begin
38
                                         if(strl == 1'b1) st <= S9;</pre>
39
40
                                         else st <= S0; end
                                 S9:begin
41
                                         if(strl == 1'b1) st <= S1;</pre>
42
                                         else st <= S0; end
43
                                 default st <= S0;</pre>
44
                          endcase
45
                   end
46
47
            end
48
            always @(st) begin
49
50
                   case (st)
                          S0:Moore <= 1'b0;
51
                          S1:Moore <= 1'b0;
52
                          S2:Moore <= 1'b0;
53
                          S3:Moore <= 1'b0;
54
55
                          S4:Moore <= 1'b0;
                          S5:Moore <= 1'b0;
56
                          S6:Moore <= 1'b0;
57
                          S7:Moore <= 1'b0;
59
                          S8:Moore <= 1'b0;
                          S9:Moore <= 1'b1;
60
61
                          default Moore <= 1'b0;</pre>
```

```
62 endcase
63 end
64 endmodule
```

#### 代码 3: 序列检测器

```
module MUX2T01_llq(A,B,select,Q);
2
           input A,B,select;
3
           output Q;
           reg Q;
5
           always @(A or B or select) begin
6
7
                  begin
                          case (select)
8
9
                                 1'b0:Q <= A;
                                 1'b1:Q <= B;
10
                          endcase
11
12
                   end
           end
13
    endmodule
14
```

代码 4: 选择器

```
module FD_llq(clk,clkD,reset);
1
2
            input clk;
3
            input reset;
            output clkD;
4
5
            reg [20:0] cnt = 0;
            reg clkD;
6
7
            always @(posedge clk) begin
                   if(reset == 1'b0) begin
9
                           cnt <= 20'd0;
                           clkD <=0;
10
11
                   \verb"end"
                   else begin
12
                           if(cnt==20'd1000000) begin
13
                                  cnt <=20'd0;
14
                                  clkD <=~clkD;
15
16
                           end
17
                           else begin
                                  cnt <=cnt+1;</pre>
18
19
                           end
                   end
20
21
            end
22
    endmodule
```

代码 5: 分频器

```
module FPGA_EXP3_LLQ(clk,reset,select,Q);
1
2
           input clk,reset,select;
           output Q;
3
           wire x1,x2,x,clkD;
4
5
           //FSM1_llq FSM1(clk,reset,x1);
6
           //FSM2\_llq FSM2(clk, reset, x2);
7
           //MUX2T01_llq MUX2T01(x1,x2,select,x); //select=0,选FSM1
8
           /\!/seq\_detector\_llq\ seq\_detector(clk,reset,Q,x);
9
10
           FD_llq FD(clk,clkD,reset);
11
           FSM1_llq FSM1(clkD,reset,x1);
12
13
           FSM2_11q FSM2(clkD,reset,x2);
           MUX2T01_llq MUX2T01(x1,x2,select,x); //select=0,选FSM1
14
           seq_detector_llq seq_detector(clkD,reset,Q,x);
15
16
    endmodule
17
```

代码 6: 顶层函数 (注释的是仿真所用顶层函数)

```
timescale 10ns/1ns
module FPGA_EXP3_LLQ_tb();
reg clk,reset,select;
wire Q;

initial clk=0;
always #1 clk =~ clk;
```

```
initial begin
9
10
                   #0 reset = 1'b0;
                   #2 reset = 1'b1;
11
^{12}
                   #2 select = 1'b0;
                   #70 select = 1'b1;
13
           end
14
15
           FPGA_EXP3_LLQ U1(clk,reset,select,Q);
16
17
    endmodule
```

代码 7: 仿真代码

仿真了 FPGA\_EXP3\_LLQ 模块 (去掉分频器)。0-2s, reset=0, 统一复位; 2s 之后, reset=1, 使能两个序列产生器、序列检测器。片选信号在 0-70 时间单位内为 0, 选择序列发生器 1; 在 70 时间单位之后为 1, 选择序列发生器 2。

## 4 仿真结果记录




图 2: 仿真结果

#### 由图可见:

- reset=0, 使能序列发生器和检测器未使能
- reset=1, 使能序列发生器和检测器
  - 2-70 单位时间内: select=0,选序列发生器 1,此时间段内序列检测器检测到 2次 111010011,产生两次高电平:
  - 70 单位时间后: select=1,选序列发生器 2,此时间段内序列检测器未检测到 111010011,不会产生高电平;

## 5 RTL 结构图




图 3: 总程序




图 4: 序列产生器 1




图 5: 序列产生器 2




图 6: 序列检测器




图 7: 全编译之后资源占用信息

#### 6 FPGA 验证结果记录




图 8: 管脚锁定情况

动态结果的文字描述: 先拨动 DIP15=0, 复位。再拨动 DIP15=1 并保持不变, 使能序列发生器和检测器。

DIP0=0 时,选择含有 111010011 的序列,LED0 周期性闪烁; DIP0=1 时,选择含有 111010011 的序列,LED0 保持熄灭状态;

### 7 实验总结

通过这次实验,我明白了分模块调用的重要性。针对不同器件写不同模块再进行调用,可以使代码结构更加清晰。

其中,我碰到去掉分频器仿真时,Q一直无输出波形的情况。首先是时钟信号传入错误,仍传入 clkD,应该是未分频的 clk。其次时 ctrl 只能从 0 变到 3,原因是 "reg [1:0] crtl", 这样只有 2 位,只能表示 0-3。要让 ctrl 到 9,需要至少 4 位。

我还碰到上板时 LED0 一直没有反应的情况。经检查,是顶层函数的  $\mathbf{x}$  和  $\mathbf{Q}$  传参时位置错误的原因。

在这次实验中,我收获良多。下次实验会更注意让代码结构更清晰,仿真更加全面,以便于最后的硬件验证。