
【题 6.28】 试利用同步十六进制计数器 74LS161 和 4 线-16 线译码器 74LS154 设计节拍脉 冲发生器,要求从 12 个输出端顺序、循环地输出等宽的负脉冲。74LS154 的逻辑框图及说明见 [题 4.11]。74LS161 的功能表见表 6.3.4。

解: 此题的设计方案不是唯一的。例如可以采用同步置数法将 74LS161 接成十二进制计数器,并把它的 Q_3 、 Q_2 、 Q_1 、 Q_0 接至 74LS154 的 A_3 、 A_2 、 A_1 、 A_0 输入端,在连续输入 CLK 脉冲后,在 74LS154 的 Y_0 ~ Y_{11} 输出端就得到了 12 个等宽的顺序脉冲 P_0 ~ P_{11} 。

电路接法如图 A6.28 所示。



【题 6.29】 设计一个序列信号发生器电路,使之在一系列 CLK 信号作用下能周期性地输出 "0010110111"的序列信号。

解:此题的一种设计方案是用十进制计数器和 8 选 1 数据选择器组成这个序列信号发生器 电路。

若十进制计数器选用 74160 ,则可列出在 CLK 连续作用下计数器状态 $Q_3Q_2Q_1Q_0$ 与要求产生的输出 Z 之间关系的真值表,如表 A6.29 所示。

若取用 8 选 1 数据选择器 74HC151(见图 4.5.5),则它的输出逻辑式可写为

$$Y = D_0(A_2'A_1'A_0') + D_1(A_2'A'A_0) + D_2(A_2'A_1A_0') + D_3(A_2'A_1A_0)$$

$$+D_4(A_2A_1'A_0')+D_5(A_2A_1'A_0)+D_6(A_2A_1A_0')+D_7(A_2A_1A_0)$$


由真值表写出 Z 的逻辑式,并化成与上式对应的形式则得到

$$\begin{split} Z &= Q_3 \big(\ Q_2' \, Q_1' \, Q_0' \big) + Q_3 \big(\ Q_2' \, Q_1' \, Q_0 \big) + Q_3' \big(\ Q_2' \, Q_1 \, Q_0' \big) + \mathbf{0} \cdot \big(\ Q_2' \, Q_1 \, Q_0 \big) \\ &+ Q_3' \big(\ Q_2 \, Q_1' \, Q_0' \big) + Q_3' \big(\ Q_2 \, Q_1' \, Q_0 \big) + \mathbf{0} \cdot \big(\ Q_2 \, Q_1 \, Q_0' \big) + Q_3' \big(\ Q_2 \, Q_1 \, Q_0 \big) \end{split}$$

令 $A_2 = Q_2$, $A_1 = Q_1$, $A_0 = Q_0$, $D_0 = D_1 = Q_3$, $D_2 = D_4 = D_5 = D_7 = Q_3'$, $D_3 = D_6 = \mathbf{0}$, 则数据选择器的输出 Y 即所求之 Z。所得到的电路如图 A6.29 所示。

CLK 顺序	Q_3	Q_2	Q_1	Q_0	Z
0	0	0	0	0	0
1	0	0	0	1	0
2	0	0	1	0	1
3	0	0	1	1	0
4	0	1	0	0	1
5	0	1	0	1	1
6	0	1	1	0	0
7	0	1	1	1	1
8	1	0	0	0	1
9	1	0	0	1	1

表 A6.29 题 6.29 的真值表



移位反馈寄存器的实现大家可以利用课余时间尝试。

可能需要使用到5个寄存器,具体实现方法有多种可能。

【题 6.31】 试用 JK 触发器和门电路设计一个同步七进制计数器。

解:因为七进制计数器必须有七个不同的电路状态,所以需要用三个触发器组成。如果对电路的状态编码没有提出要求,则取哪七个状态以及如何安排顺序可自行确定。如果选用图 A6.31(a) 状态转换图所示的状态编码和循环顺序,即可画出电路次状($Q_3^*Q_2^*Q_1^*$)的卡诺图,如图 A6.31(b) 所示。

从卡诺图写出电路的状态方程得到

$$\begin{cases} Q_3^* = Q_3 Q_2' + Q_2 Q_1 = (Q_2 Q_1) Q_3' + (Q_2') Q_3 \\ Q_2^* = Q_2' Q_1 + Q_3' Q_2 Q_1' = (Q_1) Q_2' + (Q_3' Q_1') Q_2 \\ Q_1^* = Q_2' Q_1' + Q_3' Q_1' = (Q_2 Q_3)' Q_1' + (\mathbf{1}') Q_1 \end{cases}$$

将上式与JK 触发器特性方程的标准形 $Q^* = JQ' + K'Q$ 对照,即可得出驱动方程为

$$\begin{cases} J_3 = Q_2 Q_1; & K_3 = Q_2 \\ J_2 = Q_1; & K_2 = (Q_3' Q_1')' \\ J_1 = (Q_3 Q_2)'; & K_1 = \mathbf{1} \end{cases}$$


根据驱动方程画出的电路图如图 A6.31(c) 所示。


将无效状态 111 代入状态方程计算,得次态为 000,说明该电路能自启动。

一般的设计步骤(参考ch6课件)

- 1、逻辑抽象(状态转换图)
- 2、状态化简
- 3、状态分配(编码)
- 4、触发器设计(状态、驱动、输出三组方程)
- 5、电路逻辑图
- 6、检查自启动

(逻辑抽象很重要)






11 10

【题 6.34】 设计一个控制步进电动机三相六状态工作的逻辑电路,并用 VerilogHDL 语言对设计进行描述。如果用 1 表示电机绕组导通, 0 表示电机绕组截止,则 3 个绕组 ABC 的状态转换图应如图 P6.34 所示。M 为输入控制变量,当 M=1 时为正转, M=0 时为反转。

解: 取 $Q_1 \setminus Q_2 \setminus Q_3$ 三个触发器的状态分别表示 $A \setminus B \setminus C$ 的状态。由图 P6.34 可见,输出的状态与 $A \setminus B \setminus C$ 的状态相同,故可直接得到 $Y_a = Q_1 \setminus Y_b = Q_2 \setminus Y_e = Q_3$ 。

根据图 P6.34 的状态转换图画出 $Q_1^* \setminus Q_2^* \setminus Q_3^*$ 作为 $Q_1 \setminus Q_2 \setminus Q_3$ 和 M 的逻辑函数的卡诺图,如图 A6.34(a)。由卡诺图写出状态方程为




$$\begin{cases} Q_1^* = MQ_2' + M'Q_3' \\ Q_2^* = MQ_3' + M'Q_1' \\ Q_3^* = MQ_1' + M'Q_2' \end{cases}$$

若采用D触发器,则根据 $Q^* = D$,即得到

$$\begin{cases} D_1 = MQ_2' + M'Q_3' \\ D_2 = MQ_3' + M'Q_1' \\ D_3 = MQ_1' + M'Q_2' \end{cases}$$

据此画出的电路图如图 A6.34(b)所示。



第十次作业

周二课后作业

6.28

6.29 (用"计数器+数据选择器"两种方式实现)

6.31

1、利用隐含表, 化简如下电路到最少的状态数

		X
状态	0	1
A	A/0	C/0
В	D/1	A/0
C	F/0	F/0
D	E/1	B/0
Е	G/1	G/0
F	C/0	C/0
G	B/1	H/0
Н	H/0	C/0

周四课后作业

- 6.34 (用 Verilog 语言描述去掉)
- 2、根据所给的状态表和状态赋值表,采用上升沿触发的 T 触发器设计一个同步时序电路,写出逻辑方程式,并画出电路图

			X		
Q_1	Q_2	大态	0	1	
0	0	A	B/0	D/0	
0	1	В	C/0	A/1	
1	0	C	D/1	B/0	
1	1	D	A/1	C/1	

