# 第7章 可编程逻辑器件及其应用



### 组合电路

$$z(u, v, w, x, y) = y + u \cdot v \cdot w \cdot y + u \cdot w \cdot x + v \cdot w \cdot y$$

### 时序电路

$$D = AQ^{n} + BQ^{n} + AB$$

$$Z = A \oplus B \oplus Q^{n} = A\overline{B}\overline{Q}^{n} + \overline{A}B\overline{Q}^{n} + \overline{A}\overline{B}Q^{n} + ABQ^{n}$$

$$Q^{n+1} = AQ^{n} + BQ^{n} + AB$$

### PLD基本组成框图

- •可由或阵列直接输出,构成组合;
- 通过寄存器输出,构成时序方式输出。


输出既可以是低电平有效, 又可以是高电平有效。


PLD主体

输出函数 互补 输入信号 输出 输入 与门 或门 乘积项 和项 电路 电路 阵列 阵列 可直接 输入 输出 也可反馈到输入


反馈输入信号


### 基本门可编程和不可编程示意图






## PLD内部电路的表示方法






(a) PLD 输入缓冲器




(b) 与门标准逻辑符号




固定连接 可编程连接 不连接


(c) 与门在 PLD 中的表示方法




(d) 或门标准逻辑符号





(e) 或门在 PLD 中的表示方法




(f) 4 个乘积项的或门









### 阵列图






# 与门的三种简化表示法




| A | В | E | F | G   |
|---|---|---|---|-----|
| 0 | 0 | 0 | 0 | 1   |
| 0 | 1 | 0 | 0 | 1   |
| 1 | 0 | 0 | 0 | - 1 |
| 1 | 1 | 0 | 0 | 1   |
|   |   |   |   |     |

# 逻辑电路图和阵列图




$$F = AB + \overline{AB}$$




### 简单可编程逻辑器件SPLD


| 类型   | 与阵列 | 或阵列 | 输出方式           | 编程方式 |
|------|-----|-----|----------------|------|
| PROM | 固定  | 可编程 | TS, OC         | 熔丝   |
| PLA  | 可编程 | 可编程 | H、L、TS、OC、寄存器  | 熔丝   |
| PAL  | 可编程 | 固定  | H、L、TS、I/O、寄存器 | 熔丝   |
| GAL  | 可编程 | 固定  | 可编程            | 电可擦除 |

基本结构






### 4×3ROM编程前后阵列图和作为存储器的示意图




| $A_1$ | A <sub>0</sub> | F <sub>2</sub> | F <sub>1</sub> | F <sub>0</sub> |
|-------|----------------|----------------|----------------|----------------|
| 0     | 0              | 0              | 1              | 0              |
| 0     | 1              | 1              | 0              | 1              |
| 1     | 0              | 1              | 1              | 1              |
| 1     | 1              | 1              | 1              | 0              |

#### 可编程逻辑阵PLA (Programmable Logic Array)


与、或阵列均可编程



## 时序PLA基本结构



#### 例 模8加/减计数器状态图和PLA阵列图



$$\begin{aligned} \mathbf{J}_3 &= \mathbf{K}_3 = \overline{\mathbf{Q}}_2 \overline{\mathbf{Q}}_1 \overline{\mathbf{X}} + \mathbf{Q}_2 \mathbf{Q}_1 \mathbf{X} \\ \mathbf{J}_2 &= \mathbf{K}_2 = \overline{\mathbf{Q}}_1 \overline{\mathbf{X}} + \mathbf{Q}_1 \mathbf{X} \\ \mathbf{J}_1 &= \mathbf{K}_1 = \mathbf{1} \end{aligned}$$

