集成移位寄存器及其应用

什么是寄存器？

存储数据的电路称为存储器；暂存数据而规模较小的存储器称为寄存器。

许多触发器可作为寄存器使用。例如：



什么是移位寄存器？

把寄存器级联并处理数据的电路是移位寄存器。







移位寄存器的结构





移位寄存器的种类

串入——串出



串入——并出



并入——串出



几种集成移位寄存器及功能

型　号	位 数	输入方式	串行输入数据	输出方式	移位方式
74164	8	串	$D=A\cdot B$	并、串	单向右移
74165	8	并、串	D	互补串行	单向右移
74166	8	并、串	D	串	单向右移
74194	4	并、串	D_{SR}、D_{SL}	并、串	双向移位、可保持
74195	4	并、串	$D=J\overline{Q}_0+\overline{K}Q_0$	并、串	单向右移
C D 4031	64	串	D	互补串行	单向右移



74164



74165



74195

四位双向移位寄存器74194



74194的标准逻辑符号



74194的惯用逻辑符号

异步复位且低电平有效。R指异步复位。

总限定符号。SRG是Shift Register的缩写；m是指移位寄存器的位数，这里m=4，即4位移位寄存器。

操作方式控制端。

M_1M_0的四种组合操作

M_1M_0	00	01	10	11
执行的操作	保持	右移	左移	置数



位组合符号，表示四种方式关联的控制作用。

时钟上升沿触发，关联编号为4。

分别表示受相应关联控制的右移和左移的移位触发信号（上升沿触发）。其中：“1→”对应于M_1M_0=01（右移），“2←”对应于M_1M_0=10（左移）。

1,4D：在M_1M_0=01，时，数据D（Data）从D_{SR}端右移输入

3,4D：在M_1M_0=11，时，并行数据从A、B、C、D端输入。

串行数据右移输入端：

$D_{SR}\rightarrow Q_A\rightarrow Q_B\rightarrow Q_C\rightarrow Q_D$

2,4D：在M_1M_0=10，时，数据D（Data）从D_{SL}端左移输入

并行数据输入端

串行数据左移输入端：

$D_{SR}\rightarrow Q_D\rightarrow Q_C\rightarrow Q_B\rightarrow Q_A$

*Q*A、*Q*B、*Q*C、*Q*D：四状态输出端，无权位

74194的功能表



输入										输出				实现的操作
$\overline{CR}$	M_1	M_0	CP	D_{SL}	D_{SR}	A	B	C	D	Q_A	Q_B	Q_C	Q_D	
0	×	×	×	×	×	×	×	×	×	0	0	0	0	复　位
1	0	0	×	×	×	×	×	×	×	Q_A^n	Q_B^n	Q_C^n	Q_D^n	保　持
1	0	1	↑	×	1	×	×	×	×	1	Q_A^n	Q_B^n	Q_C^n	右移，D_{SR}为串行输
1	0	1	↑	×	0	×	×	×	×	0	Q_A^n	Q_B^n	Q_C^n	入，Q_D 为串行输出
1	1	0	↑	1	×	×	×	×	×	Q_B^n	Q_C^n	Q_D^n	1	左移，D_{SL}为串行输
1	1	0	↑	0	×	×	×	×	×	Q_B^n	Q_C^n	Q_D^n	0	入，Q_A 为串行输出
1	1	1	↑	×	×	A	B	C	D	A	B	C	D	置数，即并行输入

74194的波形图


1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18
CP
$\overline{CR}$
M1
M0
DSR
DSL
A
B
C
D
Q_A
Q_B
Q_C
Q_D
保持
清零
置数
右移
左移
保持
清零


SRG4
$\overline{CR}$
R
M_0
M_1
0
1
M 0/3
CP
C4
1→/2←
D_{SR}
A
B
C
D
D_{SL}
1,4D
3,4D
3,4D
3,4D
3,4D
2,4D
Q_A
Q_B
Q_C
Q_D

移位寄存器的扩展


$\overline{CR}$
CP
D_{SR}
Q_A Q_B Q_C Q_D
$\overline{CR}$
74194
（I）
CP
M_1
M_0
D_{SR} A B C D D_{SL}
Q_A Q_B Q_C Q_D
$\overline{CR}$
74194
（II）
CP
M_1
M_0
D_{SR} A B C D D_{SL}
M_1
M_0
D_{SL}

集成移位寄存器的应用

（1）构成计数器　　环形计数器







模4计数器，“不加不减”

扭环形计数器


复位
0000
1000
1100
1110
1111
0001
0011
0111


CR
R
SRG4
M0
1
0
M1
0
1
M 0 3
CP
C4
1→/2←
DSR
1,4D
A
3,4D
B
3,4D
C
3,4D
D
3,4D
DSL
2,4D
QA
QB
QC
QD
1

（2）串-并变换器



CP	Q	Q'_A	Q'_B	Q'_C	Q'_D	Q''_A	Q''_B	Q''_C	Q''_D
1	d_0	0	1	1	1	1	1	1	1
2	d_1	d_0	0	1	1	1	1	1	1
3	d_2	d_1	d_0	0	1	1	1	1	1
4	d_3	d_2	d_1	d_0	0	1	1	1	1
5	d_4	d_3	d_2	d_1	d_0	0	1	1	1
6	d_5	d_4	d_3	d_2	d_1	d_0	0	1	1
7	d_6	d_5	d_4	d_3	d_2	d_1	d_0	0	1
8	d_7	d_6	d_5	d_4	d_3	d_2	d_1	d_0	0

（3）并-串变换器



CP	$\overline{Q}$	Q'_A	Q'_B	Q'_C	Q'_D	Q''_A	Q''_B	Q''_C	Q''_D	输出
1	0	d_7	d_6	d_5	d_4	d_3	d_2	d_1	d_0	d_0
2	1	0	d_7	d_6	d_5	d_4	d_3	d_2	d_1	d_1
3	1	1	0	d_7	d_6	d_5	d_4	d_3	d_2	d_2
4	1	1	1	0	d_7	d_6	d_5	d_4	d_3	d_3
5	1	1	1	1	0	d_7	d_6	d_5	d_4	d_4
6	1	1	1	1	1	0	d_7	d_6	d_5	d_5
7	1	1	1	1	1	1	0	d_7	d_6	d_6
8	1	1	1	1	1	1	1	0	d_7	d_7

（4）线性移位寄存器





$Q_AQ_BQ_CQ_D \neq 0000$

M序列的反馈函数

n	反 馈 函 数
3	$Q_1 \oplus Q_3$，$Q_2 \oplus Q_3$
4	$Q_1 \oplus Q_4$，$Q_3 \oplus Q_4$
5	$Q_3 \oplus Q_5$，$Q_2 \oplus Q_5$，$Q_1 \oplus Q_2 \oplus Q_4 \oplus Q_5$，$Q_2 \oplus Q_3 \oplus Q_4 \oplus Q_5$
6	$Q_1 \oplus Q_6$，$Q_1 \oplus Q_2 \oplus Q_5 \oplus Q_6$，$Q_2 \oplus Q_4 \oplus Q_6$
7	$Q_1 \oplus Q_7$，$Q_3 \oplus Q_7$，$Q_1 \oplus Q_2 \oplus Q_3 \oplus Q_7$，$Q_2 \oplus Q_3 \oplus Q_4 \oplus Q_7$
8	$Q_1 \oplus Q_3 \oplus Q_5 \oplus Q_8$，$Q_1 \oplus Q_2 \oplus Q_3 \oplus Q_8$，$Q_2 \oplus Q_3 \oplus Q_4 \oplus Q_8$
9	$Q_4 \oplus Q_9$，$Q_2 \oplus Q_3 \oplus Q_5 \oplus Q_9$，$Q_3 \oplus Q_4 \oplus Q_6 \oplus Q_9$
10	$Q_3 \oplus Q_{10}$，$Q_7 \oplus Q_{10}$，$Q_1 \oplus Q_3 \oplus Q_4 \oplus Q_{10}$

例1 分析图示电路，$Q_0Q_1Q_2$ 为电路状态。

（1）写出D_{SL}的函数表达式；

（2）列出完整的状态表和状态图；

（3）说明电路的逻辑功能；

（4）判断是否具有自启动能力。



解：（1）D_{SL}的函数表达式

$$D_{SL}=Y=\bar{Q}_2^n\bar{Q}_0^n\cdot 0+\bar{Q}_2^nQ_0^n\cdot 1+Q_2^n\bar{Q}_0^n\cdot 1+Q_2^nQ_0^n\cdot 0$$

$$=\bar{Q}_2^nQ_0^n+Q_2^n\bar{Q}_0^n=Q_2^n\oplus Q_0^n$$



（2）状态表

Q_0^n	Q_1^n	Q_2^n	Q_0^{n+1}	Q_1^{n+1}	Q_2^{n+1}	D_{SL}
0	0	0	0	0	0	0
0	0	1	0	1	1	1
0	1	0	1	0	0	0
0	1	1	1	1	1	1
1	0	0	0	0	1	1
1	0	1	0	1	0	0
1	1	0	1	0	1	1
1	1	1	1	1	0	0

状态图



（3）逻辑功能

M序列发生器，序列：0111010……。

（4）自启动性

当初始状态为0000时，不能自启动。

例2 右图所示的是一个可控数据传输延迟电路的框图，在控制端S_1S_0的控制下，输出信号Y对输入信号X分别延迟0、1、2、3个CP时钟周期进行输出（这里X和Y均是数字信息）。试选择适当的数字集成器件来实现该逻辑电路，画出逻辑电路图。



解：

逻辑电路图：



例3 双向移位寄存器74194组成的电路如图所示，设初始状态为0000。试：

（1）画出连续8个CP脉冲作用下$Q_AQ_BQ_CQ_D$的波形；

（2）经8个CP脉冲后移位寄存器的状态是什么？



解：（1）



（2）

$Q_AQ_BQ_CQ_D$： 0001