
例1 P132 习题3.50 电路的输出F与输入A,B,C的关系如图下所示,试用一片8选1 MUX74151实现之。

解:


列出真值表

A	В	С	F
0	0	0	1
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	0

逻辑图




例2 试用2片加法器7483和1片数据选择器74151设计一位 8421BCD码加法器(不允许再用其它器件)。





$$C = CO_3 + F_3F_2 + F_3F_1$$

解: $C=CO_3+F_3F_2+F_3F_1$




降维






例3 分析由4位数值比较器7485和4位并行加法器7483组成的逻辑电路, 其中A₃A₂A₁A₀为8421BCD码, 试写出输出F₃F₂F₁F₀的逻辑表达式。



解: 真值表

$\overline{\mathbf{A}_3}$	A_2	A_1	A_0	F ₃	$\overline{F_2}$	F_1	$\overline{F_0}$
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	1
0	0	1	0	0	0	1	0
0	0	1	1	0	0	1	1
0	1	0	0	0	1	1	1
0	1	0	1	1	0	0	0
0	1	1	0	1	0	0	1
0	1	1	1	1	0	1	0
1	0	0	0	1	0	1	1
1	0	0	1	1	1	0	0

逻辑表达式: $F_3(A_3A_2A_1A_0)=\Sigma m(5,6,7,8,9)+\Sigma d(10,11,12,13,14,15)$ $F_2(A_3A_2A_1A_0)=\Sigma m(4,9)+\Sigma d(10,11,12,13,14,15)$ $F_1(A_3A_2A_1A_0)=\Sigma m(2,3,4,7,8)+\Sigma d(10,11,12,13,14,15)$ $F_0(A_3A_2A_1A_0)=\Sigma m(1,3,4,6,8)+\Sigma d(10,11,12,13,14,15)$ 例4 教材P131习题3-44 写出图P3-11所示电路 的逻辑方程,并改用 最小与-或电路实现之



解:求逻辑方程:

$$X = \overline{BA} \cdot 0 + \overline{BA} \cdot C + \overline{BA} \cdot \overline{C} + \overline{BA} \cdot 1$$

$$= AC + AB + B\overline{C}$$

$$= AC + B\overline{C}$$

$$Z=(\overline{FE})\cdot(\overline{D}\overline{X})+(\overline{FE})\cdot(\overline{DX})+(F\overline{E})\cdot(\overline{DX})+(F\overline{E})\cdot(\overline{DX})$$


$$=(\overline{FE})\cdot(D+X)+(\overline{FE})\cdot(D+\overline{X})+(F\overline{E})\cdot(\overline{D}+X)+(F\overline{E})\cdot(\overline{D}+\overline{X})$$

$$=\overline{FE}D+\overline{FE}X+\overline{FE}D+\overline{FE}\overline{X}+F\overline{E}\overline{D}+F\overline{E}X+F\overline{E}\overline{D}+F\overline{E}\overline{X}$$

$$Z = (\overline{FE}) \cdot (\overline{DX}) + (\overline{FE}) \cdot (\overline{DX}) + (FE) \cdot (\overline{DX}) + (FE) \cdot (\overline{DX})$$

$$= (\overline{FE}) \cdot (D + X) + (\overline{FE}) \cdot (D + \overline{X}) + (FE) \cdot (\overline{D} + X) + (FE) \cdot (\overline{D} + \overline{X})$$

$$= \overline{FED} + \overline{FEX} + \overline{FED} + \overline{FEX} + FE\overline{D} + FE\overline{X} + FE\overline{D} + FE\overline{X}$$



对Z用卡诺图进行化简,可得:

$$Z = F\overline{D} + \overline{F}D + E\overline{X} + \overline{E}X$$


再把X的等式代入并整理得:

$$Z = D\overline{F} + \overline{D}F + AC\overline{E} + B\overline{C}\overline{E} + \overline{A}CE + \overline{B}\overline{C}E$$

例5 (P132习题3.60) 试分析如图所示的逻辑电路,说明输出 $Y_3Y_2Y_1Y_0$ 和输入 $B_3B_2B_1B_0$ 的逻辑关系。

解:

逻辑表达式:



$$Y_{3} = (\overline{B}_{3}\overline{B}_{2}\overline{B}_{1}) \cdot B_{0} + (\overline{B}_{3}\overline{B}_{2}B_{1}) \cdot 1 + (\overline{B}_{3}B_{2}\overline{B}_{1}) \cdot 1 + (\overline{B}_{3}B_{2}B_{1}) \cdot 1 + (\overline{B}_{3}B_{2}B_{1}) \cdot 1 + (\overline{B}_{3}B_{2}B_{1}) \cdot \overline{B}_{0}$$

$$= \overline{B}_{3}(\overline{B}_{2}\overline{B}_{1}B_{0} + \overline{B}_{2}B_{1} + B_{2}\overline{B}_{1} + B_{2}B_{1}) + B_{3}(\overline{B}_{2}\overline{B}_{1}\overline{B}_{0})$$

$$= \overline{B}_{3}[\overline{B}_{2}(\overline{B}_{1}B_{0} + B_{1}) + B_{2}(\overline{B}_{1} + B_{1})] + B_{3}(\overline{B}_{2} + \overline{B}_{1} + \overline{B}_{0})$$

$$= \overline{B}_{3}[\overline{B}_{2}(B_{0} + B_{1}) + B_{2}] + B_{3}(\overline{B}_{2} + \overline{B}_{1} + \overline{B}_{0})$$

$= \overline{B}_3(B_0 + B_1 + B_2) + B_3(B_2 + B_1 + B_0)$

$$= \mathbf{B}_3 \oplus (\mathbf{B}_2 + \mathbf{B}_1 + \mathbf{B}_0)$$

同理可推出:

$$\begin{aligned} \mathbf{Y}_0 &= \mathbf{B}_0 \\ \mathbf{Y}_1 &= \mathbf{B}_1 \oplus \mathbf{B}_0 \\ \mathbf{Y}_2 &= \overline{\mathbf{B}}_2 \overline{\mathbf{B}}_1 \mathbf{B}_0 + \overline{\mathbf{B}}_2 \mathbf{B}_1 + \mathbf{B}_2 \overline{\mathbf{B}}_1 \overline{\mathbf{B}}_0 = \mathbf{B}_2 \oplus (\mathbf{B}_1 + \mathbf{B}_0) \end{aligned}$$

根据逻辑表达式,得真值表:

В3	B_2	B_1	B_0	Y ₃	Y ₂	Y_1	Y ₀
0	0	0	0	0	0	0	0
0	0	0	1	1	1	1	1
0	0	1	0	1	1	1	0
0	0	1	1	0	1	0	1
0	1	0	0	1	1	0	0
0	1	0	1	1	0	1	1
0	1	1	0	1	0	1	0
0	1	1	1	1	0	0	1
1	0	0	0	1	0	0	0
1	0	0	1	0	1	1	1
1	0	1	0	0	1	1	0
1	0	1	1	0	1	0	1
1	1	0	0	0	1	0	0
1	1	0	1	0	0	1	1
1	1	1	0	0	0	1	0
1	1	1	1	0	0	0	1

从真值表中可以看出,该逻辑电路的逻辑 功能是: 4位无符号补码变换器。

组合电路设计

电路分析:根据已知电路,导出逻辑功能。

电路设计:根据功能要求,画出逻辑电路。

设计方法一:


用SSI(门电路)实现(由真值表、逻辑方程到门电路)




用SSI设计组合电路

例1设计一个数 π=3.1415927(8位)的发生器。其输入为从000开始依 次递增的3位二进制数,其 相应的输出依次为3、1、 4、...等数的8421BCD码。

逻辑图



解:



A	В	С	Y_8	Y_4	Y_2	<u>Y</u> ₁	π
0	0	0	0	0	1	1	3
0	0	1	0	0	0	1	1
0	1	0	0	1	0	0	4
0	1	1	0	0	0	1	1
1	0	0	0	1	0	1	5
1	0	1	1	0	0	1	9
1	1	0	0	0	1	0	2
1	1	1	0	1	1	1	7

$$Y_{8} = A\overline{B}C$$

$$Y_{4} = \overline{A}B\overline{C} + A\overline{B}\overline{C} + ABC$$

$$Y_{2} = \overline{A}\overline{B}\overline{C} + AB\overline{C} + ABC$$

$$= \overline{A}\overline{B}\overline{C} + AB$$

$$Y_{1} = (A + \overline{B} + C)(\overline{A} + \overline{B} + C)$$

$$= \overline{B} + C$$

设计方法二:

用MSI设计组合电路

设计思想:

把设计对象:

- ① 在逻辑上看成由许多子操作或子运算组成;
- ② 在结构上看成由许多模块或功能模块构成。

设计师的任务:

在保证实现预定逻辑功能的条件下,从不同的角度来分解待设计的对象。

功能分析和函数分解


例1 (P109 例3-4-1) 设计一个并行补码变换器

待变换 的原码

符号位

变换后 的补码

符号位,变换前后不变




讨论:

① 变换原则: S=1(负数): $F_3F_2F_1F_0 = \overline{B}_3\overline{B}_2\overline{B}_1\overline{B}_0 + 1$

S=0 (正数):

$$F_3F_2F_1F_0 = B_3B_2B_1B_0$$

- ② 对于S=1, 其第一步要对原码求反, 第二步再加1。
- ③ 是否要求反、加1,由符号位S来确定。




并行补码变换器

教材P110~118内容较难,不作要求。



例2 (教材P133习题3.65) A和B是两个4位无符号二进制数,试设计一个大数减小数电路,当A>B时,输出A-B,当A≤B时,输出B-A。

解:



思考题:如何A、B是8位,如何设计?

例3试用一片双4选1数据选择器74253与适当门电路构成1位二进制全减器。

要求: (1)设xi和yi为本位的被减数和减数,bi为低位来的借位输入,di和bi+1分别为本位之差和向高位的借位(i=0,1,2,3,...),


画出全减器的真值表;

(2) 画出逻辑图。

解: 全减器的真值表


x_i	y_i	b_i	d_i	b_{i+1}
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	$\mid 0 \mid$	0
1	1	1	1	1


卡诺图





$\bigvee y_i b_i$									
x_i	00	01	11	10					
0	0	1	1	1					
1	0	0	0	1					
				•	b_{i+1}				

降维










逻辑图





竞争与险象

险象: 又称冒险, 毛刺。是由于电路元件自身的信号传输延迟, 输入信号有上升和下降时间或多个输入信号不能同时变化而使电路输出产生的瞬间错误。

竞争: 在组合电路中,当多个输入发生变化时,由于它们变化的快慢不同,传输到输出端必然有时差。或者,当某一个变量通过两条以上的路径到达输出端,由于每条路径上的延迟时间不同,到达输出端也有时差,这一现象称为竞争。习惯上称前者为**功能竞争**,后者为**逻辑竞争**。

例8






不考虑门电路的传输延迟

考虑门电路的传输延迟

逻辑险象的类型





$$F_1 = D_1 A + D_0 \overline{A}$$

当D₁=D₀=1时

$$F_1 = A + \overline{A}$$

当A从1变到0,由于A要延迟一个非门时间才从0变化到1。故 F_1 有瞬间的0出现,称为0型险象。





$$F_2 = (A + \overline{C})(D + C)$$

当A=B=0时

$$F_2 = C \cdot \overline{C}$$

当C从0变到1,由于C要延迟一个非门时间才从1变化到0。故F₁有瞬间的1出现,称为1型险象。

逻辑险象的判别

法一:代数法

例9 试判别函数F=BC+AB+BC是否会产生险象?

解: (1)变量A: 无反变量,故无逻辑险象

(2) 变量B与C	A	С	F	A	В	F
0型险象	-0	0	$B+\overline{B}$	0	0	$\overline{\overline{\mathbf{C}}}$
	0	1	В	0	1	1
	1	0	$\overline{\mathrm{B}}$	1	0	$\frac{1}{C}$
	1	1	В	1	1	C

- □临界竞争: 产生险象的竞争。
- □ 非临界竞争:不产生险象的竞争。


逻辑险象的判别

法二:卡诺图法

卡诺图法:若有两个卡诺圈相切,则其中必有一变量在一个卡诺圈以原变量出现,而在另一卡诺圈中以反变量出现,这时电路必然存在逻辑险象。而两个卡诺圈相互交链或相互错开,均不会产生险象。

例10

$$F = BC + \overline{AB} + \overline{BC}$$




含"1"格的卡诺圈相切产 生0型险象,通过增加冗余项 消除。

$$F = BC + \overline{AB} + \overline{BC} + \overline{AC}$$

上式, 当A=0, C=0时, F=1

$$F = (A + \overline{D})(\overline{B} + \overline{C})(\overline{A} + B)$$



含"0"格的卡诺圈相切产 生1型险象,通过增加冗余项 消除。

$$F = (A + \overline{D})(\overline{B} + \overline{C})(\overline{A} + B)(B + \overline{D})(\overline{A} + \overline{C})$$

上式, 当A=1, C=1时, F=0