

Ingeniería en Electrónica Técnicas Digitales I

Examen Final

Fecha: 03/03/2022

Problema 1 (3 puntos): Diseñar un circuito secuencial sincrónico el cual posee una entrada de datos x sincrónica con los flancos positivos del reloj. El sistema a diseñar debe detectar la secuencia "101". Las secuencias detectadas no deben solaparse. El circuito posee dos salidas y_{mo} e y_{me} . Las mismas se deben comportar de la siguiente manera:

 Y_{me} : se debe poner en '1' durante un solo ciclo de reloj cada vez que la entrada haya sido"10" en los dos ciclos previos de reloj y valga '1' en el actual.


 y_{mo} : se debe poner en '1' durante un solo ciclo de reloj cada vez que la entrada haya sido "101" en los tres ciclos previos de reloj.

Se pide Diagrama de estados, tablas, simplificación de ecuaciones y el circuito. Usar las entradas de fuerza asincrónicas de los FFD para qué el circuito tenga reset al encenderse.

NOTA: No se permite el uso de registros de desplazamiento. Basar su diseño en maquinas de estado, realizando el desarrollo COMPLETO para la obtención del circuito.

Problema 2 (3 puntos): Describir en VHDL, utilizando un solo archivo para su descripción y sin usar instanciación de componentes el siguiente circuito. En la descripción debe quedar claramente indicado mediante comentarios que líneas de VHDL sintetizan cada submodulo.


```
Entity ContadorModProg is
Generic(N: NATURAL := 4);
Port(
   piClk : in std_logic;
   piRst : in std_logic;
   piMod : in std_logic_vector(N-1 downto 0);
   poTc : out std_logic;
   poQ : out std_logic_vector(N-1 downto 0)
);
```





Problema 3 (4 puntos): Utilizando bloques de propósito general diseñar un circuito que realice la suma de 4 variables (x_0, x_1, x_2, x_3) de tipo ENTERO (ca2) de 4 bits cada. El circuito debe entregar en su salida "y" de *cinco bits* el resultado de la suma. En caso de que dicho resultado no entre en 5 bits debe saturar el resultado.


Se pueden utilizar

- sumadores de 4, 5 y 6 bits con entrada y salida de acarreo
- comparadores de magnitud de cualquier cantidad de bits
- multiplexores 2a1, 4a1, 8a1, 16a1, todos de N bits
- compuertas, las que considere necesarias









```
1
     -- EJERCICO 2 PARCIAL LAUCKNER PEDRO
 2
 3
4
     library ieee;
     use ieee.std_logic_1164.all;
 5
     use ieee.numeric_std.all;
 6
 7
8
    entity Ejer2 is
9
10
         generic(N: NATURAL :=4);
11
         port(
12
13
             piClk : in std logic;
             piRst : in std logic;
14
             piMod : in std_logic_vector(N-1 downto 0);
15
16
             poTc : out std_logic;
17
             poQ : out std_logic_vector(N-1 downto ∅)
18
19
20
         );
21
22
     end entity;
23
24
25
    architecture A_Ejer2 of Ejer2 is
26
27
         signal sTc : std logic;
28
         signal sQ : std_logic_vector(N-1 downto 0);
29
         signal sD : std_logic_vector(N-1 downto 0);
         signal sMuxIn : std_logic_vector(N-1 downto 0);
30
         signal sB : std_logic_vector(N-1 downto 0);
31
32
33
34
     begin
35
36
         sMuxIn <= std_logic_vector( unsigned(sQ) + 1 ); -- Tomo sQ Le sumo uno y Lo pongo en</pre>
         la primer entrada del MUX
37
         sD <= sMuxIn when sTc = '0' else (others => '0'); -- MUX selecciona entrada con sTc y
38
         pone en la salida sMuxIn o "00...00"
39
         sB <= std_logic_vector( unsigned(piMod) - 1 ); -- Resto 1 a La entrada piMod y Lo
40
         pongo en B
41
         sTc <= '1' when sB = sQ else '0';
42
                                              -- comparo sQ y sB, si son iguales sTc es 1
43
44
                             -- asigno las signals a las salidas
         poQ <= sQ;
45
         poTc <= sTc;
46
47
         process(piClk, piRst)
48
49
50
         begin
51
52
             if(piRst = '1') then
53
54
                 sQ <= (others => '0');
55
             elsif(rising_edge(piClk)) then
56
57
58
                 59
             end if;
60
61
62
         end process;
63
64
    end architecture;
```