

# Ingeniería Electrónica Técnicas Digitales 1

# **Examen Final** 22/12/2021

Apellido, nombre	Legajo	Cantidad de hojas	Nota

#### Problema 1 (3 puntos)

Implemente en VHDL un circuito con la entidad que se muestra a continuación:

El funcionamiento es el siguiente. Cuando njr es igual a uno el contador cuenta como un contador en anillo de N bits, si está en cero cuenta como un contador Johnson de N bits. Se pide:

- a) Implemente en VHDL.
- b) Explicite el valor inicial que le da al contador y por qué.

#### Problema 2 (4 puntos)

Dada la siguiente entidad de la que se pretende que en salida ponga la cantidad de unos que tiene la señal entrada.

```
entity bitCnt is
port ( e: in std_logic_vector (3 downto 0);
        s: out std_logic_vector (2 downto 0));
end bitCnt;
```

## Se pide:

- a) De la tabla de verdad para la entidad bitcnt e implemente con multiplexores de 3 entradas de selección.
- b) Utilizando la entidad anterior dada como un bloque de RTL, sumadores, multiplexores y lógica que considere necesaria implemente un diagrama RTL para un contador de unos para una palabra de entrada (x) de 12 bits generando una salida (y) de la cantidad de bits necesaria para contar bien en todos los casos.
- c) Implemente en VHDL el punto anterior, utilizando sentencias concurrentes únicamente. Utilice instancias de la entidad bitcnt dada para contar unos de palabras de 4 bits.

## Problema 3 (3 puntos)

La sucesión de Fibonacci está dada por las siguientes condiciones iniciales y la ecuación  $f_0 = 0$ ,  $f_1 = 1$ ,  $f_n = f_{n-1} + f_{n-2}$  Se pide:

- a) Implementar el diagrama RTL utilizando registros, sumadores, multiplexores y demás bloques y lógica que considere necesario para generar la sucesión de Fibonacci en N bits, con la siguiente interfaz:
  - i) Una entrada clk para la señal de reloj activa en flanco ascendente.
  - ii) Una entrada rst para reset sincrónico.
  - iii) Una salida q de N bits que genera un nuevo valor de la sucesión por cada ciclo de reloj.
  - iv) Una salida te se debe poner en uno cuando se alcanza el máximo valor que se puede generar de la sucesión para los N bits de la salida, luego de esto el circuito debe reiniciar la cuenta.
- b) Implemente en VHDL basado en el RTL del punto anterior.

PROBLEHA 1 entity problema port (clu, ret, n; r: sim stol coic; e.out stol baja vector (n-1 obumto o)); orch problemas problema (conceived pedia (O) <= 10+ (2-0wa-1) nel arch problemes

b) Motivo de sestor a "occoco"


Necesito que hous un 's on el cricuito


pero que vous siendo desployado entre los

distintos FUR-FLORS, ya que de lo contraio

entraío en estoslo initulizable para ambos

tipos de contodos.





usaM library 15EE; PROBLEMA 2 d) entity but ant is

Port (e: in stal lace vector (3 abounts 0);

so out stal lace vector (2 abounts 0)); and bit cut; architecture arch but ont of but ont is signal chot istal (asic vector (2 downto 0); beoin unthrose et 1 2= e(3) 2 e(2) & e(1); with ctrl select 52 2 - eco) whon "@111", 101 whon othors; with ctcl select 101 when 1000", e6) when '010"; allo 's' when " oss e0) whon "100",
1" when "110", vor (e(a)) when "iss", 50 C = 80 When ("000" on "01" or "10" on "10"),

10' when others; with ctil select alarch but ont

USE LEFE. STD-LOGIC, ALL; USC LEFE. NUMERIC_ STD. ALL;	
entity bit Cnt 12 is  Port ( x: in stal logic vector (11 alaumto 0);  Y: out stal-logic vector (3 alaumto 0);	
end bit cnt 12;	
erchitecture arch_bitCut12 of bitCut12 is	
Signal SUMAI, SUMAZ, SWMAZ: stal bgic vector (3 downto 0); begin	
SUMAZ(3) <= 101; SUMAZ(3) <= 101; SUMA 3(3) <= 10;	
inco: entity worn. bit ont  port anop (x(11 olt 8) =) e,  summa (z dto) =) s);	
inc: entity work. bitcht  port map (x (7 dt 4) => e)  SUMAZ (2dt) => 5);	
incz: entity woru bit cnt port map $(x(3d+0) \Rightarrow e)$ $= (x(3d+0) \Rightarrow s)$ ;	
Y C = STD_LOGIC_VECTOR (UMSigned (SUMAL) + unsigned (SUMA));	2
end esch bit cnt 12;	

