

# Ingeniería en Electrónica Técnicas Digitales I

	Examen	Tinai
Fecha	09/12/20	20

Fecha: 09/12/2020

Leg:

## Apellido y nombre:

#### Aclaraciones

Todos los diseños deben estar respaldados por tablas de verdad o diagramas de funcionamiento. Evite ambigüedades. Tampoco agregue circuitería adicional que no sea expresamente lo pedido.

Tiempo asignado al examen y criterio de evaluación


El alumno estará en contacto con los docentes, en forma virtual durante 2 horas que dura el examen. La ponderación de cada problema en la calificación final está indicada en la grilla de la derecha.

Р	а	b	С	+
1		x	x	
	3			
2			х	
	1,5	1,5	*	
3			x	
	2	2	^	
4	x	x	x	
No	ota:			

#### Problema 1

Diseñe un circuito que recibe 2 palabras de W bits llamadas a y b, que representan ángulos en grados entre -359 y +359. El circuito sumará los ángulos y mostrará el resultado en su salida. Tenga en cuenta que el ángulo resultante puede ser positivo o negativo. Además pueden ocurrir situaciones como la del ejemplo

el resultado debería ser +400 pero en realidad +400 grados es equivalente a +40 grados. La salida del circuito para este caso deberá ser +40. Algo similar puede ocurrir con ángulos negativos. Utilice la siguiente nomenclatura




Como muestra la figura, deben determinarse las longitudes de palabra de entrada y salida.

### Problema 2

Diseñe un contador ascendente de 6 bits que cuente en binario desplazado. Tiene entradas de enable, reset sincrónico y asincrónico. Debe estar disponible la salida de cuenta y el terminal count.

- a) Dibuje el circuito de bloques RTL ( excluyente para la aprobación ).
- b) Codifique el circuito en VHDL. Es requisito que la codificación se desprenda del punto a).

Utilice los nombres de entradas y salidas que muestra el dibujo



Nota: El Código Binario desplazado es idéntico al Código Complemento a 2 excepto por su bit más significativo que está invertido.


## Problema 3

La figura muestra la entidad de un circuito que deberá describir en VHDL. El reset **i\_arst** es asincrónico. Las salidas **o\_r0**, **o\_r1**, **o\_r2** y **o\_r3** corresponden a sendas salidas de registros de 16 bits dentro de la entidad. Su lógica de estados futuros se comportará de la siguiente manera

- Si la entrada i\_add está en '0' ninguno de los registros r0, r1, r2 ó r3 cambiará su contenido.
- Si la entrada **i\_add** está en `1', uno de los registros actualizará su contenido con la suma de otro de ellos y la palabra de entrada **i\_data**. Por otra parte, la palabra de entrada de 2 bits, **i\_source** indica el número de registro que debe sumarse, en tanto que la entrada de 2 bits **i\_dest** indica en cual registro se guardará el resultado de la suma. Por ejemplo si

sumará el registro **r0** con **i\_data**, y guardará el resultado en **r3**. En definitiva **r3** = **r0** + **i\_data** ( recuerde, esto siempre que  $i_add = '1'$ ).

 Finalmente, la salida o\_carry corresponde a la salida de un flip-flop que almacena el acarreo de la suma anterior. A diferencia de la suma, el acarreo siempre se almacena en el flip-flop, aún cuando i\_add = '0'.



- a) Dibuje el circuito a nivel de bloques RTL ( excluyente para la aprobación ).
- b) Codifique el circuito en VHDL. Es requisito que la codificación se desprenda del punto a).