

# Ingeniería Electrónica Técnicas Digitales I

# **Examen Final** 23-12-2020

Apellido, nombre	Legajo	Cantidad de hojas	Nota

#### Problema 1 (4 puntos).

Diseñe un circuito a nivel RTL que tenga dos entradas ( $\boldsymbol{A}$  y  $\boldsymbol{B}$ ) de N bits una entrada  $\boldsymbol{C}$  ( $C_1C_0$ ) de 2 bits que se la utilizará para controlar el comportamiento del circuito. El circuito tendrá dos salidas,  $\boldsymbol{S}$  de N bits y  $\boldsymbol{SVAL}$  de un bit. El funcionamiento del circuito es el siguiente:

- Sí, C = 00 se genera S = A+B considerando A y B magnitudes.
- Sí, C = 01 se genera S = A-B considerando A y B magnitudes.
- Sí, C = 10 se genera S = A+B considerando A y B enteros en complemento a 2
- Sí, C = 11 se genera S = A-B considerando A y B enteros en complemento a 2.

En todos los casos **SVAL** debe estar en uno cuando el resultado de la operación es correcto, en caso contrario en cero.

- a) Diseñe a nivel RTL para poder implementar la funcionalidad descrita, utilizando *un único sumador*, multiplexores y compuertas (cantidad necesaria).
- b) Determine la salida **S** y **SVAL** para todos los casos de **C** con **A** = "1101" y **B**="0110" (N = 4 bits)

## Problema 2 (2 puntos)

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity p4 is
    Port ( clk : in STD_LOGIC;
           rst : in STD_LOGIC;
          a : in STD_LOGIC;
b : in STD_LOGIC;
           s : out STD LOGIC);
end p4;
architecture Behavioral of p4 is
   signal ci,co : std logic;
begin
   process (clk)
   begin
      if(rising_edge(clk)) then
         if(rst = '1') then
            ci <= '0';
         else
            ci <= co;
         end if;
      end if;
   end process;
   s <= a xor b xor ci;
   co <= (a and b) or (a and ci) or (b and ci);
end Behavioral;
```

Dado el VHDL de la figura determine la salida ( $\mathbf{s}$ ) para todos los ciclos de reloj de la tabla, empezando por  $t_0$  y considerando que previamente a  $t_0$  el sistema fue reseteado.


#	а	b
t <sub>o</sub>	0	1
t <sub>1</sub>	1	1
t <sub>2</sub>	0	1
<b>t</b> <sub>3</sub>	1	0
t <sub>4</sub>	0	0
<b>t</b> <sub>5</sub>	0	1


### Problema 3 (4 puntos).

Dada la secuencia 100-010-001-000-111-000-111


- a) Determine el diagrama de estados, las tablas de estado futuro y de salidas.
- b) Implemente con flip flops D codificando los estados en one-hot¹. De las ecuaciones de excitación y las ecuaciones de las salidas.
- c) ¿Cuántos estados no utilizados tiene esta implementación?
- d) Implemente en VHDL con reset asincrónico. Para este punto puede utilizar la codificación de estados que desee.


<sup>&</sup>lt;sup>1</sup> Dónde en la codificación del estado sólo puede haber un único flip-flop en uno a la vez.





Escaneado con CamScanner





anaxt L= A1 end case, end process PZ, P3: process (quow) -- LÓGICA DE SALIDA CJSQ gmwis When A = 1/2001 When B = 1 whon < = " ood " when D => 1/6= "000" When E 3 ... when F=)
YLT "000" When 6 => 111" when other = and case; end process 83; and architecture arch- PRUBLETUS.

## **Correcciones:**

• En el Punto 3, inciso C, se usan **7** combinaciones, y no 6 como indiqué en el examen, por lo que en realidad **sobran 121 combinaciones** (y no 122).