
1. Timing

1.1. Parámetros Temporales de los Flip-Flops

Para caracterizar temporalmente a los flip-flops se definen los siguientes parámetros:

- Clock to q delay (t_{cq}) : Es el tiempo de propagación requerido para que la entrada D se muestre en la salida Q, a partir de un flanco de reloj.
- Setup time (t_s) : Es el tiempo en el cual la señal de entrada D debe mantenerse estable, en un mismo valor, antes del flanco de reloj.
- Hold time (t_h) : Es el tiempo en el cual la señal de entrada D debe mantenerse estable, en un mismo valor, luego del flanco de reloj.




Si se produce una violación de los tiempos de setup o de hold, el flip-flop puede entrar en el estado de metaestabilidad. En el tercer flanco de reloj vemos el comportamiento de la salida Q si se se viola el tiempo de setup.

En los circuitos secuenciales un parámetro fundamental es la frecuencia máxima de reloj. A continuación veremos como calcular la misma e introduciremos los conceptos de setup slack y hold slack.

1.2. Frecuencia Máxima de Reloj

Para hacer el análisis temporal vamos a utilizar el siguiente diagrama en bloques que describe un circuito secuencial, asumiendo constante la señal de entrada al circuito, *input*, durante un ciclo de reloj y estudiando las señales marcadas con color.



Iniciemos el análisis suponiendo que la señal de entrada del flipflop (D, estado futuro) tiene un valor x0 y la señal de salida del flipflop (Q, estado actual, salida registrada) un valor x1. En el instante t_0 se produce un flanco ascendente en el reloj y, si no se producen violaciones en los tiempos t_h o t_s , la salida Q tomará el valor x1 un tiempo t_{cq} después, en el instante t_2 (con $t_2 = t_0 + t_{cq}$).

El valor de D está definido por la entrada del circuito pero también por el valor de Q, con lo cual una variación en dicha señal genera una variación en D. La señal D tomará un nuevo valor, x2, luego de que se cumpla el tiempo de propagación del circuito de lógica combinacional de estado futuro, t_{comb} , en el instante t_3 (con $t_3 = t_2 + t_{comb}$).

En el instante t_5 ($t_0 + T_{CLK}$) se produce el siguiente flanco ascendente de reloj. Para no producir una violación del tiempo de setup la señal D, a partir del instante t_4 ($t_4 = t_5 - t_s$), debe mantenerse estable. De esta limitación se desprende la definición de la frecuencia de reloj máxima que admite el circuito, ya que debemos cumplir que $t_3 < t_4$, con lo cual:

$$t_3 < t_4$$

$$t_2 + t_{comb} < t_5 - T_{CLK}$$

$$t_0 + t_{cq} + t_{comb} < t_0 + T_{CLK} - t_s$$

El periodo mínimo que deberá tener la señal de reloj queda definido como:


$$T_{CLK_{min}} = t_{cq} + t_{comb} + t_s$$

Por lo tanto la frecuencia máxima de reloj será:

$$f_{max} = \frac{1}{t_{cq} + t_{comb} + t_s}$$

El valor de t_{comb} va depender de como se implemente la lógica combinacional de estado futuro, los valores t_{cq} y t_s se encuentran en las hojas de datos, suelen estar dados en términos de un valor máximo y un valor mínimo. La frecuencia máxima debe obtenerse para el peor caso posible de estos tiempos, es decir que la expresión quedará:

$$f_{max} = \frac{1}{t_{cq_{max}} + t_{comb_{max}} + t_{s_{max}}}$$



1.3. Slack

El slack es el margen de tiempo que nos queda para cumplir con las restricciones temporales de los flipflops en un sistema sincrónico dada una frecuencia de reloj, o lo que es equivalente, un periodo.

• Slack de Setup (t_{SLACK_S}) : Retomando el análisis previo

$$t_4 > t_3$$

$$t_0 + T_{CLK} - t_s > t_0 + t_{cq} + t_{comb}$$

$$T_{CLK} - t_s - t_{cq} - t_{comb} > 0$$

Definimos el slack de setup como:

$$t_{SLACK_S} = T_{CLK} - t_s - t_{cq} - t_{comb}$$

$$t_{SLACK_S} = T_{CLK} - t_{s_{max}} - t_{cq_{max}} - t_{comb_{max}}$$

■ Slack de Hold (t_{SLACK_H}): En este caso vamos a analizar a partir del diagrama temporal la limitación que impone el t_h . Para que no se produzca una violación del t_h con la llegada del flanco ascendente en el instante t_0 , la señal de entrada al flipflop, D, debe mantenerse estable hasta el instante t_1 , definido como $t_0 + t_h$, por lo tanto se debe cumplir que:

$$t_3 > t_1$$

$$t_0 + t_{cq} + t_{comb} > t_0 + t_h$$

$$t_{cq} + t_{comb} - t_h > 0$$


Por lo tanto el slack de hold queda definido como:

$$t_{SLACK_H} = t_{cq} + t_{comb} - t_h$$

$$t_{SLACK_H} = t_{cq_{min}} + t_{comb_{min}} - t_{h_{max}}$$

1.4. SKEW

Hasta el momento hemos considerado que en los sistemas sincrónicos hay una única señal de reloj que alcanza a todos los flip-flops en simultaneo, en otras palabras, para todos los flipflops del sistema el flanco del clock se produce en el mismo instante . Sin embargo, en la realidad esto no ocurre debido a, entre otras cosas, las distintas longitudes que debe recorrer la señal de reloj para alcanzar a todo el circuito. Definimos como *clock skew* a esta diferencia entre tiempos de llegada del flanco de clock a los distintos flipflop del sistema. La diferencia entre estos tiempos puede ser tanto positiva como negativa, dependiendo de a que flipflop llega primero la señal de clock



La inclusión en el análisis temporal del clock skew afecta tanto a los slacks como a la frecuencia máxima de reloj, vamos a comenzar analizando el caso de un skew positivo, haciendo el diagrama temporal de las señales marcadas al igual que el ejemplo anterior.

En el instante t_0 llega un flanco del reloj al primer flip-flop, y en el instante t_1 llega al segundo flipflop $(t_1 = t_0 + |t_{SKEW}|)$.

Definimos t_3 como al instante en el que la señal Q1 cambia su valor a partir de la llegada del flanco ascendente al primer flipflop ($t_3 = t_0 + t_{cq_1}$). Debido al tiempo de propagación de la lógica combinacional entre ambos flipflops la variación de la señal D2 se va a producir un t_{comb} después, en el instante t_4 .

Para que no se produzca una violación del tiempo de setup del segundo flipflop la señal D2 no debe variar a partir del instante t_5 (con $t_5 = t_1 + T_{CLK} - t_{s_2}$), con lo cual:

$$t_4 < t_5$$

$$t0 + t_{cq_1} + t_{comb} < t_0 + |t_{SKEW}| + T_{CLK} - t_{s_2}$$

$$|t_{SKEW}| + T_{CLK} - t_{s_2} - t_{cq_1} - t_{comb} > 0$$

A partir de esta inecuación podemos definir el slack de setup:

$$t_{SLACK_S} = T_{CLK} - t_{s_2} - t_{cq_1} - t_{comb} + |t_{SKEW}|$$

La frecuencia máxima que puede tener el reloj quedará definida, teniendo en cuenta como nos provee los datos el fabricante, de esta manera:

$$f_{max} = \frac{1}{t_{cq_{1_{max}}} + t_{comb_{max}} + t_{s_{2_{max}}} - |t_{SKEW}|}$$

Para dimensionar la limitación del tiempo de hold definimos el tiempo t_2 como el instante hasta el cual la señal D2 debe mantenerse estable para evitar producir un estado de metaestabilidad en el segundo flipflop:


$$t_4 > t_2$$

$$t_0 + t_{cq_1} + t_{comb} > t_0 + |t_{SKEW}| + t_{h_2}$$

$$t_{cq_1} + t_{comb} - t_{h_2} - |t_{SKEW}| > 0$$

Por lo tanto el slack de hold queda definido como:


$$t_{SLACK_H} = t_{cq} + t_{comb} - t_h - |t_{SKEW}|$$



Un skew positivo permite tener una frecuencia máxima de reloj mayor y un slack de setup mayor, pero aumentar este valor puede generar una violación en el tiempo de hold, si alcanzo un valor tal que $t_{SLACK_H} < 0$.

Si repetimos el análisis pero para un skew negativo la influencia sobre los valores f_{max} , t_{SLACK_S} y t_{SLACK_H} será la inversa.

A esta conclusión se puede llegar de la misma forma que para un skew positivo, analizando el diagrama temporal



En una análisis rápido de las formas de onda, tenemos que cumplir con la siguiente inecuación para que no se viole el tiempo de setup:

$$T_{CLK} - |t_{SKEW}| > t_{cq_1} + t_{comb} + t_{s_2}$$

Con lo cual podemos definir el slack de setup del sistema como:

$$t_{SLACK_S} = T_{CLK} - t_{s_2} - t_{cq_1} - t_{comb} - |t_{SKEW}|$$

Y la frecuencia máxima del sistema:

$$f_{max} = \frac{1}{t_{cq_{1_{max}}} + t_{comb_{max}} + t_{s_{2_{max}}} + |t_{SKEW}|}$$

Para evitar una violación del tiempo de hold, se plantea la siguiente inecuación:

$$t_{h_2} < t_{cq_1} + t_{comb} + |t_{SKEW}|$$

El slack de hold queda definido como:

$$t_{SLACK_H} = t_{cq} + t_{comb} - t_h + |t_{SKEW}|$$