

Apellido, nombre	Legajo	Cantidad de hojas	Nota

Problema 1 (3 puntos)

Implemente en VHDL un circuito con la entidad que se muestra a continuación:

```
entity problema1 is
generic(N : natural := 8);           -- Cantidad de bits.
port ( clk: in  std_logic;           -- senal de reloj.
      rst: in  std_logic;           -- rst asincronico.
      njr: in  std_logic;           -- entrada de configuracion.
      q  : out std_logic_vector (N-1 downto 0)); -- salida.

);
end problema1;
```

El funcionamiento es el siguiente. Cuando njr es igual a uno el contador cuenta como un contador en anillo de N bits, si está en cero cuenta como un contador Johnson de N bits. Se pide:

- Implemente en VHDL.
- Explícite el valor inicial que le da al contador y por qué.

Problema 2 (4 puntos)

Dada la siguiente entidad de la que se pretende que en salida ponga la cantidad de unos que tiene la señal entrada.

```
entity bitCnt is
port ( e: in  std_logic_vector (3 downto 0);
      s: out std_logic_vector (2 downto 0));
end bitCnt;
```

Se pide:

- De la tabla de verdad para la entidad `bitCnt` e implemente con multiplexores de 3 entradas de selección.
- Utilizando la entidad anterior dada como un bloque de RTL, sumadores, multiplexores y lógica que considere necesaria implemente un diagrama RTL para un contador de unos para una palabra de entrada (**x**) de 12 bits generando una salida (**y**) de la cantidad de bits necesaria para contar bien en todos los casos.
- Implemente en VHDL el punto anterior, utilizando sentencias concurrentes únicamente. Utilice instancias de la entidad `bitCnt` dada para contar unos de palabras de 4 bits.

Problema 3 (3 puntos)

La sucesión de Fibonacci está dada por las siguientes condiciones iniciales y la ecuación $f_0 = 0, f_1 = 1, f_n = f_{n-1} + f_{n-2}$

Se pide:

- Implementar el diagrama RTL utilizando registros, sumadores, multiplexores y demás bloques y lógica que considere necesario para generar la sucesión de Fibonacci en N bits, con la siguiente interfaz:
 - Una entrada `clk` para la señal de reloj activa en flanco ascendente.
 - Una entrada `rst` para reset sincrónico.
 - Una salida `q` de N bits que genera un nuevo valor de la sucesión por cada ciclo de reloj.
 - Una salida `tc` se debe poner en uno cuando se alcanza el máximo valor que se puede generar de la sucesión para los N bits de la salida, luego de esto el circuito debe reiniciar la cuenta.
- Implemente en VHDL basado en el RTL del punto anterior.

PROBLEMA 1

```

a) entity problema_1 is
  port (in: integer range 0 to 8);
  generic (N: NATURAL := 8);
  port (clu, rst, njr: in std_logic;
        q: out std_logic_vector (N-1 downto 0));
end problema_1;

architecture arch_problema_1 of problema_1 is
  signal qaux: std_logic_vector (N-1 downto 0);
  pro: process (clu, rst) -- En lista de sensibilizados
  begin
    if rst = '1' then
      qaux <= "00000000";
    else if njr = '1' then
      for i in 0 to N-1 loop
        if i < N-1 then
          qaux(i+1) <= qaux(i);
        else if i = N-1 then
          qaux(0) <= qaux(i);
        end if;
      end loop;
    else if njr = '0' then
      for i in 0 to N-1 loop
        if i < N-1 then
          qaux(i+1) <= qaux(i);
        else if i = N-1 then
          qaux(0) <= NOT (qaux(N-1));
        end if;
      end loop;
    end if;
  end process;
  q <= qaux;
end arch_problema_1;
  
```

b) Motivo de estar a "00000001"

Necesito que haya un '1' en el circuito para que vaya siendo desplegado entre los distintos FLIP-FLOPS, ya que de lo contrario entraría en estados inutilizables para ambos tipos de contadores.

~~Problema 2~~

PROBLEMA 2

a)

e_3	e_2	e_1	e_0	s_2	s_1	s_0
0	0	0	0	0	0	0
0	0	0	1	0	0	1
0	0	1	0	0	0	1
0	0	1	1	0	0	1
0	1	0	0	0	1	0
0	1	0	1	0	1	0
0	1	1	0	0	1	0
0	1	1	1	0	1	0
1	0	0	0	1	0	0
1	0	0	1	1	0	0
1	0	1	0	1	0	0
1	0	1	1	1	0	0
1	1	0	0	1	1	0
1	1	0	1	1	1	0
1	1	1	0	1	1	0
1	1	1	1	1	1	0

Utilizo e_3, e_2 y e_1 como señales de control

S_2 :

$e_3 e_2 e_1$
 "000" $\Rightarrow S_2 = '0'$
 "001" $\Rightarrow S_2 = '0'$
 "010" $\Rightarrow S_2 = '0'$
 "011" $\Rightarrow S_2 = '0'$
 "100" $\Rightarrow S_2 = '0'$
 "101" $\Rightarrow S_2 = '0'$
 "110" $\Rightarrow S_2 = '0'$
 "111" $\Rightarrow S_2 = '0'$


Por simple inspección de la table

S_1 :


e_3	e_2	e_1	s_1
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	0

S_0 :

e_3	e_2	e_1	s_0
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	0



b)



← Bloque a utilizar


Si tengo que contar los unos de una palabra de 12 bits, ~~la máxima~~ la salida va a ser de 4 bits:

1100




← Cont máxima




Utilizo 3 bloques del punto a, separando la entrada X en 3.



Estos 3 señales de suma las uso para 2 sumadores de 3 bits



Para obtener Y, concateno Cout-1 con SUMA-Y



PROBLEMA 2

use IEEE;

c) entity bitCnt is
 port (e: in std_logic_vector (3 downto 0);
 s: out std_logic_vector (2 downto 0));
 end bitCnt;

architecture arch_bitCnt of bitCnt is
 signal ctrl: std_logic_vector (2 downto 0);
 begin

~~with ctrl~~ ctrl <= e(3) & e(2) & e(1);

with ctrl select
 s2 <= e(0) when "111",
 '0' when others;

with ctrl select
 s1 <= '0' when "000",
 e(0) when "001",
 e(0) when "010",
 e(0) when "011",
 e(0) when "100",
 '1' when "101",
 '1' when "110",
 NOT(e(0)) when "111",
 '0' when others;

with ctrl select
 s0 <= e(0) when ("000" or "011" or "101" or "110"),
 NOT(e(0)) when ("001" or "010" or "100" or "111"),
 '0' when others;

end arch_bitCnt

library IEEE;

use IEEE.STD-LOGIC-ALL;

use IEEE.NUMERIC-STD.ALL;

entity bitCnt12 is

port (x: in std_logic_vector (11 downto 0);

y: out std_logic_vector (3 downto 0));

end bitCnt12;

architecture arch_bitCnt12 of bitCnt12 is

signal SUMA1, SUMA2, SUMA3: std_logic_vector (3 downto 0);

begin

SUMA1(3) <= '0';

SUMA2(3) <= '0';

SUMA3(3) <= '0';

inc0: entity work.bitCnt
port map (x(11 downto 8) => e,
SUMA1(2 downto 0) => s);

inc1: entity work.bitCnt
port map (x(7 downto 4) => e,
SUMA2(2 downto 0) => s);


inc2: entity work.bitCnt
port map (x(3 downto 0) => e,
SUMA3(2 downto 0) => s);

y <= STD_LOGIC_VECTOR (unsigned(SUMA1) + unsigned(SUMA2)
+ unsigned(SUMA3));

end arch_bitCnt12;




PROBLEMA 3

a)




Circuito ya encasillado

Tengo que agregar condición de reset, tanto inicial como por comparación



Verifico si llega al máximo (Puedo también usar bloque comparador)

Reinicio por tc o por RST



tc-sig — tc

b) entity fib is
 port (clk, rst: in std_logic;
 q: out std_logic_vector (N-1 downto 0);
 tc: out std_logic);

end fib

architecture arch_fib of fib is

~~signal tc: out std_logic;~~
 signal qnow1, qnow2, qnext1, qnext2: std_logic_vector (N-1 downto 0);
 signal rst_sig: std_logic;

begin

pro: process (clk)

begin

if rising_edge (clk) then

if rst_sig = '1' then

qnow1 <= (0 => '1', others => '0');
 qnow2 <= (others => '0');

else

qnow1 <= qnext1;
 qnow2 <= qnext2;

end if;
 end if;

end process;

q_next1 <= qnow2;

q_next2 <= s-l-v (unsigned(qnow2) + ^{unsigned} (qnow1));

rst_sig <= '1' when (rst = '1' or ~~tc = '1'~~ ^{tc_sig = '1'});

q <= qnow2;

-- Falta obtener tc_sig