

Apellido, nombre	Legajo	Cantidad de hojas	Nota

Problema 1 (4 puntos).

Diseñe un circuito a nivel RTL que tenga dos entradas (**A** y **B**) de N bits una entrada **C** (C_1C_0) de 2 bits que se la utilizará para controlar el comportamiento del circuito. El circuito tendrá dos salidas, **S** de N bits y **SV** de un bit. El funcionamiento del circuito es el siguiente:

- Si, $C = 00$ se genera $S = A+B$ considerando A y B magnitudes.
- Si, $C = 01$ se genera $S = A-B$ considerando A y B magnitudes.
- Si, $C = 10$ se genera $S = A+B$ considerando A y B enteros en complemento a 2
- Si, $C = 11$ se genera $S = A-B$ considerando A y B enteros en complemento a 2.

En todos los casos **SV** debe estar en uno cuando el resultado de la operación es correcto, en caso contrario en cero.

a) Diseñe a nivel RTL para poder implementar la funcionalidad descrita, utilizando **un único sumador**, multiplexores y compuertas (cantidad necesaria).

b) Determine la salida **S** y **SV** para todos los casos de **C** con **A** = "1101" y **B**="0110" (N = 4 bits)

Problema 2 (2 puntos)

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity p4 is
    Port ( clk : in  STD_LOGIC;
          rst : in  STD_LOGIC;
          a  : in  STD_LOGIC;
          b  : in  STD_LOGIC;
          s  : out STD_LOGIC);
end p4;
architecture Behavioral of p4 is
    signal ci,co : std_logic;
begin
    process(clk)
    begin
        if(rising_edge(clk)) then
            if(rst = '1') then
                ci <= '0';
            else
                ci <= co;
            end if;
        end if;
    end process;
    s <= a xor b xor ci;
    co <= (a and b) or (a and ci) or (b and ci);
end Behavioral;
```

Dado el VHDL de la figura determine la salida (**s**) para todos los ciclos de reloj de la tabla, empezando por t_0 y considerando que previamente a t_0 el sistema fue reseteado.

#	a	b
t_0	0	1
t_1	1	1
t_2	0	1
t_3	1	0
t_4	0	0
t_5	0	1

Problema 3 (4 puntos).

Dada la secuencia 100-010-001-000-111-000-111

- Determine el diagrama de estados, las tablas de estado futuro y de salidas.
- Implemente con flip flops D codificando los estados en one-hot¹. De las ecuaciones de excitación y las ecuaciones de las salidas.
- ¿Cuántos estados no utilizados tiene esta implementación?
- Implemente en VHDL con reset asincrónico. Para este punto puede utilizar la codificación de estados que desee.

¹ Dónde en la codificación del estado sólo puede haber un único flip-flop en uno a la vez.

① a)








Diagrama RTL



Señal de OVERFLOW para la suma de dos números en CA2 (si $OV-SUMA = 1$, error)



Señal de OVERFLOW para la resta de dos números en CA2 (si $OV-RESTA = 1$, error)



Si \oplus en magnitud, el carry out "Cout" está en 1, significa que necesito ese bit para representar correctamente la salida. Como la salida tiene N bits al igual que la entrada, debo descartar ese bit, por lo que entonces tengo error.

Si \ominus para lo que resta; al restar el número que resta y número 1 ($S = A - B$ es igual a $S = A + \bar{B} + 1$), la operación es exitosa cuando Cout es 1, y error si Cout = 0 (en ambos casos se descarta ese bit)

Entonces { Si $C_0 = 0$ y $Cout = 1 \Rightarrow$ Error (si $C_0 = 0$ en ambos casos)
Si $C_0 = 1$ y $Cout = 0 \Rightarrow$ Error

b) $A = "1101"$, $B = "0110"$

CASO $C = "00"$

$$\begin{array}{r} 1101 \quad (13) \\ + 0110 \quad (6) \\ \hline (1)0011 \quad (3) \end{array} \Rightarrow S = "0011" \quad SVPL = 0$$

Cont. \rightarrow

CASO $C = "01"$

$$\textcircled{1} \begin{cases} 1101 \quad (13) \\ - 0110 \quad (6) \\ \hline 0111 \quad (7) \end{cases} \Rightarrow S = "0111" \quad SVPL = 1$$

Cont. \rightarrow

CASO $C = "10"$

$$\begin{array}{r} 1101 \quad (-3) \\ + 0110 \quad (6) \\ \hline 0011 \quad (3) \end{array} \Rightarrow S = "0011" \quad SVPL = 1$$

CASO $C = "11"$

$$\begin{array}{r} 1101 \quad (-3) \\ - 0110 \quad (6) \\ \hline 0111 \quad (7) \end{array} \Rightarrow S = "0111" \quad SVPL = 0$$

②

#	a	b	C_i	S	C_o
t_0	0	1	0	1	0
t_1	1	1	0	0	1
t_2	0	1	1	0	1
t_3	1	0	1	0	1
t_4	0	0	1	1	0
t_5	0	1	0	1	0

$$S = a \oplus b \oplus C_i$$

$$C_o = ab + ac_i + bc_i$$

RISE-EDGE(CLK) then
 $C_1 \leftarrow C_0$

\Rightarrow Para

$$\begin{aligned} t_0 &\Rightarrow S = 1 \\ t_1 &\Rightarrow S = 0 \\ t_2 &\Rightarrow S = 0 \\ t_3 &\Rightarrow S = 0 \\ t_4 &\Rightarrow S = 1 \\ t_5 &\Rightarrow S = 1 \end{aligned}$$


③

$$\begin{array}{r} 1101 \\ - 0110 \\ \hline (1)0111 \end{array} \Rightarrow S = "0111" \quad SVPL = 1$$

Cont. \rightarrow

6. De tal que, aunque Cont SE DESCONT, el 1 indica operación exitosa

③ 100 - 010 - 001 - 000 - 111 - 000 - 111



S	S*	Y ₂ Y ₁ Y ₀
S ₀	S ₁	1 0 0
S ₁	S ₂	0 1 0
S ₂	S ₃	0 0 1
S ₃	S ₄	0 0 0
S ₄	S ₅	1 1 1
S ₅	S ₆	0 0 0
S ₆	S ₇	1 1 1

b) Configuración ONE HOT


$S_0 = 0000.001$
 $S_1 = 0000.010$
 $S_2 = 0000.100$
 $S_3 = 0001.000$
 $S_4 = 0010.000$
 $S_5 = 0100.000$
 $S_6 = 1000.000$

S ₆ S ₅ S ₄ S ₃ S ₂ S ₁ S ₀	S ₆ * S ₅ * S ₄ * S ₃ * S ₂ * S ₁ * S ₀ *	Y ₂ Y ₁ Y ₀
0 0 0 0 0 0 1	0 0 0 0 0 1 0	1 0 0
0 0 0 0 0 1 0	0 0 0 0 1 0 0	0 1 0
0 0 0 0 1 0 0	0 0 0 1 0 0 0	0 0 1
0 0 0 1 0 0 0	0 0 1 0 0 0 0	0 0 0
0 0 1 0 0 0 0	0 1 0 0 0 0 0	1 1 1
0 1 0 0 0 0 0	1 0 0 0 0 0 0	0 0 0
1 0 0 0 0 0 0	0 0 0 0 0 0 1	1 1 1

Todos los pines de entrada
no representados son DON'T CARE.

$$\begin{aligned}
 S_0^* &= S_6 \\
 S_1^* &= S_0 \\
 S_2^* &= S_1 \\
 S_3^* &= S_2 \\
 S_4^* &= S_3 \\
 S_5^* &= S_4 \\
 S_6^* &= S_5
 \end{aligned}$$

$$\begin{aligned}
 Y_0 &= S_2 + S_4 + S_6 \\
 Y_1 &= S_1 + S_4 + S_6 \\
 Y_2 &= S_0 + S_4 + S_6
 \end{aligned}$$



c) Si los flip-flop D NO fueran ONE-HOT, podrías codificarse de la siguiente manera:

$S_0: 000$
 $S_1: 001$
 $S_2: 010$
 $S_3: 011$
 $S_4: 100$
 $S_5: 101$
 $S_6: 110$

⇒ Con 3 FFD y la lógica combinatorial correspondiente podrías resolver el contenido

Es decir que, habiendo usado 7 FFD, TENEMOS 4 FFD que podrías haberte ahorrado.

Ahora, con 7 FFD, tengo 2^7 combinaciones para los estados (128). Como solo uno 6, nos sobran 122 combinaciones para posibles estados.

```
1) LIBRARY IEEE  
USE IEEE.STD_LOGIC_1164.ALL
```

```
entity PROBLEMA3 is  
  port (CLK, RST : in std_logic;  
        Y : out std_logic_vector(3-1 downto 0);  
  );  
end entity PROBLEMA3;
```

```
architecture arch_PROBLEMA3 of PROBLEMA3 is  
  type tstate (A,B,C,D,E,F,G)  
  signal qnow, qnext : tstate
```

```
begin
```

```
  P1: process (CLK)
```

-- LÓGICA DEL CLK

```
  begin
```

```
    if (rst = '1') then
```

```
      qnow <= A
```

```
    elsif RISING_EDGE(CLK) then
```

```
      qnow <= qnext
```

```
    end if
```

```
  and process, P1;
```

```
  P2: process (qnow)
```

-- LÓGICA DE ESTADO FUTURO

```
  begin
```

```
    case qnow is
```

```
      when A =>
```

```
        qnext <= B;
```

```
      when B =>
```

```
        qnext <= C;
```

```
      when C =>
```

```
        qnext <= D;
```

```
      when D =>
```

```
        qnext <= E;
```

```
      when E =>
```

```
        qnext <= F;
```

```
      when F =>
```

```
        qnext <= G;
```

```
      when G =>
```

```
        qnext <= A
```

```
      when other =>
```



```

    end case;
end process P2;

P3: process (qnow)
begin
    case qnow is
        when A =>
            YL = "100";

        when B =>
            YL = "010";

        when C =>
            YL = "001";

        when D =>
            YL = "000";

        when E =>
            YL = "111";

        when F =>
            YL = "000";

        when G =>
            YL = "111";

        when other =>
            YL = "100";

    end case;
end process P3;

and architecture rich - PROBLEMA3;

```

-- LÓGICA DE SELEÇÃO

Correcciones:

- En el Punto 3, inciso C, se usan **7** combinaciones, y no 6 como indiqué en el examen, por lo que en realidad **sobran 121 combinaciones** (y no 122).