



UTN.BA

UNIVERSIDAD TECNOLÓGICA NACIONAL
FACULTAD REGIONAL BUENOS AIRES

Diseño y caracterización de un Amplificador De Potencia

En Banda S Para Aplicaciones CubeSat

Facundo Daniel Repetto

Liam Duggan


Juan Locreille

Universidad Tecnológica Nacional Facultad Regional Buenos Aires

Proyecto Final

Ingeniería Electrónica

Buenos Aires, julio 2026



UTN.BA

UNIVERSIDAD TECNOLÓGICA NACIONAL
FACULTAD REGIONAL BUENOS AIRES

Diseño y caracterización de un Amplificador De Potencia

En Banda S Para Aplicaciones CubeSat

Facundo Daniel Repetto

Liam Duggan

Juan Locreille

Supervisor: Lucas Liaño

*Profesor Asociado, Universidad Tecnológica
Nacional FRBA*

Co-supervisor: Mg. Ing. Sebastián Verrastro

*Jefe de Trabajos Prácticos, Universidad Tecnológica
Nacional FRBA*

Universidad Tecnológica Nacional Facultad Regional Buenos Aires

Proyecto Final

Ingeniería Electrónica

Proyecto

Buenos Aires, julio 2026

Resumen

Este proyecto presenta el diseño y caracterización de un acoplador de línea ramificada con verificación experimental en el rango de 1.5 a 3 GHz. La motivación surge por la necesidad de dispositivos de alta precisión en sistemas de comunicación y radar, donde la integridad de la señal es esencial. Se realizó un diseño basado en la optimización de impedancias y se fabricó un prototipo mediante técnicas avanzadas en PCB. El desempeño del dispositivo fue evaluado mediante simulaciones electromagnéticas y pruebas experimentales, analizando parámetros clave como la atenuación por inserción, el retorno de potencia y la estabilidad frecuencial. Los resultados obtenidos indican que el acoplador cumple satisfactoriamente con las especificaciones técnicas, presentando baja atenuación y una respuesta estable en el ancho de banda estudiado. Este trabajo aporta un diseño efectivo y una metodología replicable para futuros desarrollos en dispositivos electromagnéticos de alta frecuencia.

Palabras Clave: Acoplador de línea ramificada, Diseño electromagnético, Verificación experimental.

Índice general

<i>Índice de figuras</i>	VIII
1. Anteproyecto	1
1.1. Introducción	1
1.1.1. Motivación	1
1.1.2. Método	2
1.2. Tema de Investigación	2
1.3. Gestión del Alcance	3
1.3.1. Hitos	4
1.3.2. Desglose de Tareas	6
1.4. Gestión del Tiempo	12
1.5. Gestión del Riesgo	12
1.6. Gestión de Calidad	15
2. Teoría de Amplificadores de Potencia	17
2.1. Clases Tradicionales de Operación	17
2.2. Eficiencia de Drain en Función del Ángulo de Conducción	19
2.3. Parámetros de Pequeña Señal	19
2.4. Estabilidad	21
2.5. Parámetros de Gran Señal	21
3. Tecnología GaN HEMT	23
3.1. Contexto y relevancia de la tecnología del transistor	23
3.2. Principio de funcionamiento y características del transistor GaN HEMT	23
3.3. Comparación con tecnologías LDMOS y GaAs	26
3.4. Figura de mérito de Johnson	27
4. Teoría a los Acopladores Direccionales	29
4.1. Fundamentos de Acopladores Direccionales	29
4.1.1. Definiciones	29
4.1.2. Acopladores híbridos	31
4.2. Híbrido en Cuadratura (90°)	31
4.2.1. Análisis de Modo Par-Impar	32

5. Solución Propuesta	36
5.1. Redefinición del Alcance y Objetivos del Proyecto	36
5.2. Objetivo	37
5.3. Topología Propuesta	38
5.4. Transistor Seleccionado	39
5.5. Metodología de Diseño y Simulación	39
5.6. Metodología de Diseño de PCB	41
5.7. Metodología de Medición	43
5.8. Cálculo de Radioenlace Satelital	46
5.8.1. Modelado del Ruido y Calidad del Enlace	48
5.9. Implementación Computacional y Simulación	49
6. Resultados, Mediciones y Verificación	51
6.1. Parámetros de Dispersión Medidos	51
6.2. Extracción del P1dB	52
6.3. Ganancia, Eficiencia de Drain y Ancho de Banda	53
6.3.1. Ganancia	53
6.3.2. Eficiencia de Drain	53
6.3.3. Ancho de Banda	54
6.4. Distorsión Armónica Medida	54
6.5. OIP3 Medido	54
6.6. Resumen de Resultados	55
7. Conclusiones	56
<i>Bibliografía</i>	59
Apéndices	
A. Procesamiento de datos con Python	66
B. Procesamiento de incertidumbre con Python	67

Índice de figuras

1.1. Diagrama en bloques de la topología Doherty.	2
2.1. Amplitud normalizada de las componentes I_{dc} a I_5 de la corriente de <i>drain</i> en función del ángulo de conducción α	18
2.2. Eficiencia de <i>drain</i> teórica en función del ángulo de conducción, con las regiones correspondientes a las Clases A, AB, B y C señaladas.	19
2.3. Representación simplificada de un cuadripolo mediante parámetros de dispersión (S).	20
3.1. Rangos característicos de potencia de RF y frecuencia de operación alcanzables para distintas tecnologías semiconductoras Bowick et al., 2008.	27
4.1. Dos símbolos comúnmente utilizados para acopladores direccionales . . .	30
4.2. Geometría de un acoplador de línea ramificada.	32
4.3. Circuito del acoplador híbrido de línea ramificada en forma normalizada. .	33
4.4. Descomposición del acoplador de línea ramificada en excitaciones de modo par e impar. (a) Modo par (e). (b) Modo impar (o).	34
5.1. Diagrama en bloques de la topología propuesta para el amplificador de potencia.	39
5.2. Pads adicionales incorporados para permitir la extensión de la longitud de los stubs de adaptación, en caso de requerirse ajuste experimental.	42
5.3. Pads adicionales incorporados para permitir la modificación del ancho de las líneas de transmisión, en caso de requerirse ajuste experimental.	43
5.4. Modelo matemático para el cálculo de la distancia D en función del ángulo de elevación epsilon (ϵ).	47
5.5. Curva de E_b/N_0 disponible frente a elevación para una tasa de bits constante ($R_b = 500$ kbps) generada por el script <code>link_budget.py</code>	50
5.6. Curvas diferenciadas de E_b/N_0 disponible por modulación para un ancho de banda fijo ($BW = 10$ MHz) generadas por el script <code>link_budget_bw.py</code>	50
6.1. Comparación entre el S_{11} simulado (línea punteada) y medido (línea sólida) del amplificador de potencia fabricado.	51

6.2. Comparación entre el S_{21} simulado (línea punteada) y medido (línea sólida) del amplificador de potencia fabricado.	52
6.3. Potencia de salida medida (azul) y ganancia (naranja) en función de la potencia de entrada para la cadena driver-DUT. La línea punteada gris representa la característica de transferencia lineal ideal obtenida de la extrapolación de ganancia de pequeña señal.	53
6.4. Barrido en frecuencia del punto de intercepción de tercer orden a la salida (OIP3) medido para la cadena driver-DUT.	55

1

Anteproyecto

1.1. Introducción

Los CubeSat son un tipo de satélites en miniatura desarrollados en módulos de 10x10x10 cm (1U). Año a año, estos nanosatélites adquieren más relevancia debido a su relativamente bajo costo de desarrollo y lanzamiento. Actualmente, miles de estos satélites operan en órbita terrestre baja (LEO, Low Earth Orbit) desempeñando diversas funciones en misiones científicas, tecnológicas y de telecomunicaciones.

El proyecto tiene como objetivo el desarrollo de un amplificador de potencia (PA, Power Amplifier) diseñado para operar en la Banda S de frecuencia, orientado a una futura integración en satélites CubeSat.

Dado que se trata de una aplicación de potencia en el espacio, el diseño se enfoca fuertemente en alcanzar una alta eficiencia energética. La alta eficiencia no solo permite un mejor aprovechamiento de la energía, recurso sumamente escaso en el espacio, sino que también minimiza la generación de calor, fundamental en este tipo de aplicaciones debido a la dificultosa tarea de disiparlo.

Además de la eficiencia energética, otros desafíos tecnológicos clave deben ser abordados en el trabajo. Entre estos se encuentran la miniaturización del módulo, reducción de costos de desarrollo y fabricación, y lograr inmunidad ante fenómenos adversos como la radiación o temperatura.

Dentro de este contexto, dónde soluciones altamente eficientes son muy demandadas, el diseño de un PA de gran eficiencia resulta crítico para optimizar los recursos limitados como la energía y el espacio. Bajo esta premisa, el presente trabajo busca satisfacer las necesidades mencionadas.

1.1.1. Motivación

La motivación del trabajo surge del interés de los integrantes del grupo de poder llevar a cabo proyectos de potencia en radiofrecuencia (RF) que provean soluciones a problemas reales de la coyuntura actual. Esta motivación unió sus fuerzas con el deseo

del grupo GiAR, perteneciente a la Universidad Tecnológica Nacional de Buenos Aires, de lanzar un satélite CubeSat al espacio.

1.1.2. Método

Para llevar a cabo el proyecto se diseñará un amplificador de topología Doherty. Este se compone por un acoplador híbrido en cuadratura (etapa desfasadora), un amplificador de operación permanente (carrier amplifier) y uno de cresta (peaking amplifier), como ilustra el diagrama en bloques de la Fig. 1.1. Esta topología provee una eficiencia considerable y buena linealidad, lo cual posibilita el empleo de señales con modulación de amplitud (QAM, por ejemplo), muy utilizadas en aplicaciones espaciales.




Figura 1.1: Diagrama en bloques de la topología Doherty.

Los transistores a utilizar para el diseño de los amplificadores son de tecnología GaN. La razón de esta elección es su buen manejo de potencia y linealidad.

Para diseño, simulación e implementación del PA se utilizarán herramientas como Altium Designer y ANSYS. La gestión del proyecto será llevada a cabo empleando la metodología Kanban, empleando Trello, con el objetivo de optimizar y agilizar el flujo de trabajo con el planteo de hitos realizables en el corto plazo.

1.2. Tema de Investigación

Como se ha mencionado previamente, en los últimos años los costos asociados al desarrollo y lanzamiento de satélites se han reducido considerablemente gracias al auge de plataformas como los CubeSat. Sin embargo, estos valores continúan siendo significativos. Por esta razón, es indispensable contar con un conocimiento profundo de las posibles fallas y fenómenos adversos que podrían afectar a los sistemas que componen al satélite una vez en órbita. Minimizar estos riesgos es esencial para evitar que una misión fracase y el satélite quede reducido a basura espacial.

Entre las variables más críticas a considerar en el diseño de sistemas electrónicos para el espacio se encuentra la temperatura. En órbita terrestre baja, los CubeSat se ven

expuestos a variaciones térmicas extremas, provocadas principalmente por los ciclos de exposición directa al sol. A esto se suma el hecho de que, en el espacio, no existe la posibilidad de disipar el calor por convección, lo que limita de forma significativa la capacidad de disipación.

En el presente trabajo, el sistema a desarrollar es un amplificador de potencia, el cual constantemente disipa una fracción de la energía que consume en forma de calor. Si no se gestionan adecuadamente estas pérdidas, se corre el riesgo de sobrecalentamiento, lo cual puede provocar desvíos en los parámetros del amplificador e incluso daños permanentes en el dispositivo.

Otra variable fundamental en el entorno espacial es la radiación. Los dispositivos electrónicos a bordo están expuestos a partículas de alta energía, como protones y electrones, además de rayos cósmicos. Esta exposición puede generar efectos acumulativos (TID, Total Ionizing Dose) o eventos puntuales (SEEs, Single Event Effects) que alteren el comportamiento eléctrico de los circuitos. En el caso particular de un PA, se busca estudiar si estos fenómenos podrían inducir variaciones en parámetros críticos como la ganancia, impedancia, eficiencia o punto de compresión.

Frente a estas problemáticas, se plantea como tema de investigación el diseño, desarrollo y caracterización de un amplificador de potencia de alta eficiencia energética, destinado a aplicaciones espaciales, con énfasis en su evaluación ante condiciones adversas. Para ello, el dispositivo será sometido a ensayos que simulen las condiciones reales a las que se enfrentaría en una misión, con el fin de identificar las posibles degradaciones en su rendimiento y establecer criterios de diseño que aseguren su estabilidad y confiabilidad.

Este enfoque permitirá generar conocimientos valiosos en torno al comportamiento de dispositivos de potencia en el espacio y sentar las bases para futuros desarrollos robustos, eficientes y adaptados a las exigencias del entorno. Así, se apunta a contribuir con soluciones tecnológicas viables para plataformas satelitales emergentes, en línea con las crecientes demandas del sector aeroespacial.

1.3. Gestión del Alcance

Para poder llevar a cabo una gestión efectiva del alcance del proyecto se plantearon los objetivos de la Tabla 1. Estos se hallan divididos en cuatro categorías que remarcan su criticidad (a la vez que su factibilidad) dentro del contexto del proyecto. Los objetivos indicados como mandatorios son los que el proyecto debe cumplir obligatoriamente y se considera factible realizar. Los deseables también son considerados como factibles pero no son absolutamente críticos para el éxito del proyecto. Los opcionales son aquellos que harán del proyecto, en caso de cumplirse, un diseño más atractivo pero no están ligados al objetivo principal de este trabajo. Por último, se encuentran los objetivos no incluidos en el proyecto actual.

Cuadro 1.1: Clasificación de requisitos de diseño del amplificador.

Mandatorios	Deseables	Opcionales	No incluidos
$f_c = 2,2$ GHz	OIP3 ≥ 35 dBm	Tolerancia a rad.	—
BW = 35 MHz	BW = 10 %	—	Modulación
$P_{out} \geq 1$ W	$P_{out} \geq 2$ W	—	—
PAE ≥ 35 %	PAE ≥ 50 %	—	—

1.3.1. Hitos

Una vez definidos los objetivos del proyecto, se establecieron los hitos a partir de los cuales se organiza el trabajo a llevar a cabo. Cada hito representa un fragmento de todo el proyecto y da como resultado, de ser completado satisfactoriamente, un entregable. En la Tabla 1.2 se muestra cada uno de ellos, junto con su descripción y entregable correspondiente.

Cuadro 1.2: Mapa de hitos del proyecto del amplificador de potencia.

#	Hito	Descripción	Entregable
1	Diseño y simulación clase B y acoplador en ADS	Diseño y simulación en ADS de un amplificador clase B y acoplador.	Archivos de simulación
2	Diseño de PCB clase B y acoplador	Incluye revisiones internas. Incluye tener definida la BOM teniendo en cuenta la fabricación en JLCPCB.	Archivos gerber
3	Pedido del diseño clase B y acoplador	Realizar el pedido en China. Incluye cargar gerber en JLCPCB, elegir las especificaciones, incluye el sourcing de las partes.	Comprobante de pedido
4	Diseño y simulación clase C	Diseño y simulación en ADS de un amplificador clase C.	Archivos de simulación
5	Diseño PCB clase C	Incluye revisiones internas. Incluye tener definida la BOM teniendo en cuenta la fabricación en JLCPCB.	Archivos gerber
6	PCBs Clase B y acoplador en mano	El día 9 de junio deben haber llegado los PCBs enviados a fabricar y ensamblar en JLCPCB.	PCBs
7	Medición y caracterización de los PCBs	Se realizan todas las mediciones necesarias a los PCBs fabricados.	Resultados de medición
8	Primera irradiación	Se realizará la irradiación del amplificador clase B y del acoplador.	Foto irradiando
Parciales y finales (30/06 a 19/07)			

Continuación del Cuadro 1.2

#	Hito	Descripción	Entregable
9	Diseño pasivos Doherty y presentación de resultados de la radiación	Se diseñarán el resto de componentes pasivos de la topología Doherty en ADS. Además se presentarán los resultados de la radiación.	Archivos de simulación y resultados de medición
10	Integración del diseño de los pasivos con el amplificador de <i>peaking</i> en ADS	Diseño en ADS para integrar los pasivos al amplificador clase C.	Archivos de simulación
11	Diseño de PCB del amplificador de <i>peaking</i> con sus pasivos	Se realizará el PCB en Altium incluyendo los pasivos en el diseño logrado anteriormente.	Archivos gerber
12	Pedido del diseño clase C y red de salida	Realizar el pedido en China. Incluye cargar gerber en JLCPCB, elegir las especificaciones, incluye el <i>sourcing</i> de las partes.	Comprobante de pedido
13	Simulación en ADS del PCB final, completamente integrado	Diseño en ADS del amplificador Doherty.	Archivos de simulación
14	Fabricación de los PCBs de <i>peaking</i> y pasivos Doherty	El día X deben haber llegado los PCBs enviados a fabricar y ensamblar en JLCPCB.	PCBs
15	Medición y caracterización de los PCBs	Se realizan todas las mediciones necesarias a los PCBs fabricados (en condiciones de realizar pruebas sobre el diseño final).	Resultados de medición
16	ADS - Ajuste del diseño del PCB final, completamente integrado	Se ajustan los valores del diseño final en función de las mediciones del amplificador clase C.	Archivos de simulación
17	Diseño PCB Doherty	PCB del diseño final.	Archivos gerber
18	Pedido del diseño final	Pedido del diseño final en China.	Comprobante de envío
19	Tener el PCB del diseño final en mano	Tener el PCB del diseño final en mano habiendo llegado de China.	PCBs
20	Medición y caracterización del PCB final	Se realizan todas las mediciones necesarias a los PCBs fabricados del diseño final.	Resultados de medición
Baja actividad - Parciales y finales (03/11 a 05/12)			
21	Irradiación del diseño final	Irradiar el diseño final. Probablemente con menor disponibilidad debido a parciales.	Foto irradiando
22	Presentación de los resultados de la irradiación	Se presentarán los resultados de la irradiación.	Resultados de medición

Continuación del Cuadro 1.2

#	Hito	Descripción	Entregable
Fin de diseño y medición			
23	Paper - Trabajo de investigación	Se espera para esta fecha tener la versión final del paper escrita para la publicación definitiva.	Paper

1.3.2. Desglose de Tareas

Si bien cada hito sirve como un pantallazo general del progreso del proyecto, es imperativo desglosar cada uno de ellos en tareas (y a su vez estas en subtareas) para lograr una división precisa y efectiva del trabajo entre los integrantes del equipo de trabajo. A continuación se muestran las tablas de desglose de tareas para cada hito presentado.

Hito 1 - Diseño Amplificador clase B y acoplador			
#	Subtarea	Título	Descripción
1.1		Simulación en ADS	
1.2		Optimización del diseño	
1.3		Diseño final + simulaciones	
1.4		Revisión interna	

Hito 2 - Diseño de PCB - Clase B y acoplador			
#	Subtarea	Título	Descripción
2.1		Exportar diseño acoplador	
2.2		Diseño PCB acoplador	
2.3		Esquemático + BOM clase B	
2.4		Dibujo líneas de transmisión clase B	
2.5		Diseño PCB clase B	
2.6		Revisión interna	

Hito 3 - Pedido del diseño - Clase B y acoplador			
#	Subtarea	Título	Descripción
3.1		Exportar archivos de fabricación	
3.2		Definir fabricante y sourcing de componentes	
3.3		Realizar pedido	

Hito 4 - Diseño y Simulación - Clase C			
#	Subtarea	Título	Descripción
4.1		Marco teórico clase C	
4.2		Diseño en ADS	
	4.2.1	Armado del circuito ideal	Polarización y circuito ideal
	4.2.2	Load-pull	
	4.2.3	Diseño redes de adaptación	
	4.2.4	Optimización redes de adaptación	
	4.2.5	Búsqueda de componentes reales	
	4.2.6	Diseño circuito real	
	4.2.7	Optimización circuito real	
	4.2.8	Análisis paramétrico + Robustez	
4.3		Revisión interna	

Hito 5 - Diseño PCB - Clase C			
#	Subtarea	Título	Descripción
5.1		Diseño esquemático	
	5.1.1	Dibujo del circuito simulado en ADS	
	5.1.2	Asignación de footprints	
5.2		Armado BOM	Excel con part numbers de todos los componentes
5.3		Diseño PCB	
	5.3.1	Placement de componentes	Definición boardshape y placement
	5.3.2	Dibujo líneas de transmisión	
	5.3.3	Completar PCB	
5.4		Revisión interna	

Hito 6 - Tener los PCBs Clase B y acoplador en mano			
#	Subtarea	Título	Descripción
6.1		Llevar y retirar los PCBs en Outsource para ensamblaje	

Hito 7 - Medición y caracterización de los PCBs			
#	Subtarea	Título	Descripción
7.1	7.1.1	Coordinación fecha grupo	
	7.1.2	Coordinación con tutor	Hablar con un tutor para que nos asista con las mediciones (Carlos Navarro, Manuel García, Alejandro Henze, Matías Hampel)
7.2		Reserva del laboratorio y equipos	
7.3		Planeamiento del experimento	
7.4		Mediciones	
7.5		Informe interno	Análisis de resultados y presentación informe interno

Hito 8 - Primera Irradiación			
#	Subtarea	Título	Descripción
8.1		Marco teórico irradiación	
8.2		Definir experimento a realizar	
8.3		Pedido de turno	
8.4		Preparar instrumental necesario	Solicitar instrumental en caso de ser necesario
8.5		Medición	

Hito 9 - Diseño Pasivos Doherty y Resultados de Radiación			
#	Subtarea	Título	Descripción
9.1		Análisis de resultados	Informe explicando lo que se obtuvo del experimento
9.2		Diseño de pasivos en ADS	
	9.2.1	Armado de circuito ideal	
	9.2.2	Simulación y análisis del circuito ideal	
	9.2.3	Armado de circuito real	
	9.2.4	Simulación y análisis del circuito real	
	9.2.5	Optimización	
	9.2.6	Simulación EM	
9.3		Revisión interna	
9.4		Simulación EM con ANSYS o CST	

Hito 10 - Integración del diseño de pasivos con clase C en ADS			
#	Subtarea	Título	Descripción
10.1		Simulación pasivos + clase C	
10.2		Optimización	
10.3		Revisión interna	

Hito 11 - Diseño PCB amplificador clase C con pasivos			
#	Subtarea	Título	Descripción
11.1		Diseño esquemático	
	11.1.1	Dibujo del circuito simulado en ADS	
	11.1.2	Asignación de footprints	
11.2		Armado BOM	Excel con part numbers de todos los componentes
11.3		Diseño PCB	
	11.3.1	Placement de componentes	
	11.3.2	Dibujo líneas de transmisión	
	11.3.3	Completar PCB	
11.4		Revisión interna	

Hito 12 - Pedido del diseño clase C y pasivos			
#	Subtarea	Título	Descripción
12.1		Exportar archivos de fabricación	Gerber y drill
12.2		Definir fabricante y sourcing de componentes	
12.3		Realizar pedido	

Hito 13 - Simulación en ADS del PCB final			
#	Subtarea	Título	Descripción
13.1		Pensar el diseño	
13.2		Diseño en ADS	
	13.2.1	Armado circuito ideal	Polarización y circuito ideal
	13.2.2	Optimización redes de adaptación	
	13.2.3	Búsqueda de componentes reales	
	13.2.4	Diseño circuito real	
	13.2.5	Optimización circuito real	
	13.2.6	Análisis paramétrico + robustez	
13.3		Revisión interna	

Hito 14 - Fabricación de los PCBs peaking y pasivos Doherty			
#	Subtarea	Título	Descripción
14.1		Llevar y retirar los PCBs en Outsource para ensamblaje	

Hito 15 - Medición y caracterización de los PCBs			
#	Subtarea	Título	Descripción
15.1	15.1.1	Coordinación fecha	
	15.1.2	Coordinación con tutor	
15.2		Reserva del laboratorio y equipos	
15.3		Planeamiento del experimento	
15.4		Mediciones	
15.5		Informe interno	Análisis de resultados y presentación informe interno

Hito 16 - ADS. Ajuste del diseño del PCB final			
#	Subtarea	Título	Descripción
16.1	16.1.1	Análisis del circuito real a partir de valores obtenidos en el clase C	
	16.1.2	Optimización del circuito real	
	16.1.3	Análisis paramétrico + robustez	
16.2		Revisión interna	

Hito 17 - Diseño PCB Doherty			
#	Subtarea	Título	Descripción
17.1		Diseño esquemático	
	17.1.1	Dibujo del circuito simulado en ADS	
	17.1.2	Asignación de footprints	
17.2		Armado BOM	
17.3		Diseño PCB	
	17.3.1	Placement de componentes	
	17.3.2	Dibujo líneas de transmisión	
	17.3.3	Completar PCB	
17.4		Revisión interna	

Hito 18 - Pedido del diseño final			
#	Subtarea	Título	Descripción
18.1		Exportar archivos de fabricación	Gerber y drill
18.2		Definir fabricante y sourcing de componentes	
18.3		Realizar pedido	

Hito 19 - PCB final en mano			
#	Subtarea	Título	Descripción
19.1		Llevar y retirar los PCBs en Outsource para ensamblaje	

Hito 20 - Medición y caracterización PCB final			
#	Subtarea	Título	Descripción
20.1	20.1.1	Coordinación fecha grupo	
	20.1.2	Coordinación con tutor	Hablar con un tutor para que nos asista con las mediciones (Carlos Navarro, Manuel García, Alejandro Henze, Matías Hampel)
20.2		Reserva del laboratorio y equipos	
20.3		Planeamiento del experimento	
20.4		Mediciones	
20.5		Informe interno	Análisis de resultados y presentación informe interno

Hito 21 - Irradiación del diseño final			
#	Subtarea	Título	Descripción
21.1		Marco teórico irradiación	
21.2		Definir experimento a realizar	
21.3		Pedido de turno	
21.4		Preparar instrumental	Solicitar instrumental en caso de ser necesario
21.5		Medición	

Hito 22 - Presentación resultados de irradiación			
#	Subtarea	Título	Descripción
22.1		Análisis de resultados	Informe explicando lo obtenido del experimento

Hito 23 - Paper			
#	Subtarea	Título	Descripción
23.1		Preparación marco teórico	Búsqueda de referencias y papers
23.2		Pensar qué decir y cómo	
23.3		Armar el esqueleto del paper	
23.4		Escribir el abstract	
23.5		Escribir las secciones	
23.6		Revisión por parte de otros grupos	
23.7		Revisión por tutores docentes	
23.8		Publicación	

1.4. Gestión del Tiempo

Un diagrama Gantt fue realizado para gestionar el tiempo del proyecto. Mediante el uso de este diagrama es posible determinar la factibilidad del desarrollo del proyecto dentro del tiempo establecido y, simultáneamente, identificar cuellos de botella, tareas que sea posible (o no) paralelizar y gestionar de mejor manera el tiempo de cada tarea.

El proyecto consta de varias etapas, algunas superpuestas temporalmente con otras. Tanto las etapas como su paralelización, en caso de haber, se ilustran en la Figura 2.

1.5. Gestión del Riesgo

La realización de una matriz de riesgos resultó importante para tener una visualización de todos los riesgos existentes a la vez que una ponderación de la relevancia de los mismos.

Para hacer esto, a cada riesgo considerado se le asignó una probabilidad de ocurrencia y una magnitud al impacto del evento sobre el proyecto. En base a estos dos indicadores, se otorga al evento una calificación, la cual indica que tan importante es el atacar ese problema.

La probabilidad de ocurrencia se mide de 0 a 1, mientras que la magnitud podrá ser muy bajo, bajo, medio, alto y muy alto. A mayor probabilidad de ocurrencia y mayor magnitud de impacto mayor es la calificación que se le otorga al evento. Dicha calificación podrá ser bajo, medio, alto y muy alto. A continuación, la tabla con los eventos.

Cuadro 1.3: Matriz de riesgos del proyecto.

EDT	Descripción del evento de riesgo	Fuente	Imp.	Prob.	Calif.
3.2	El sourcing de componentes se encuentra en un lugar diferente al ensamblaje. Pueden producirse tiempos y costos extras.	Logística	Medio	0.7	ALTO
	Es posible que Outsource no esté disponible.	Logística	Medio	0.5	MEDIO
3.3	Costos extras de aduana.	Econ.	Muy bajo	0.8	BAJO
4.2.1	No se puede realizar un buen análisis de estabilidad y el circuito puede volverse inestable.	Técnico	Alto	0.2	MEDIO
4.2.5	No existan componentes adecuados.	Tecnol.	Bajo	0.2	BAJO
4.2.8	Que resulte un circuito poco robusto.	Técnico	Medio	0.25	BAJO
5.1.2	Error en la asignación de algún footprint.	Operativo	Alto	0.2	MEDIO
6.1	Es posible que Outsource no esté disponible.	Logística	Medio	0.5	MEDIO
7.4	Mediciones que no dan bien.	Técnico	Alto	0.3	ALTO
	Destrucción del dispositivo por alta potencia manejada.	Técnico	Muy Alto	0.1	MEDIO
8.3	Demora en la asignación de turno.	Operativo	Bajo	0.4	BAJO
	Indisponibilidad del experimento.	Operativo	Alto	0.1	BAJO
8.4	Indisponibilidad del instrumental.	Operativo	Alto	0.2	MEDIO
9.1	Obtención de resultados no significativos.	Técnico	Medio	0.5	MEDIO
10.1	Integración fallida. Se deberá rediseñar.	Técnico	Medio	0.25	BAJO
11.1.2	Error en la asignación de algún footprint.	Operativo	Alto	0.1	BAJO

Continuación del Cuadro 1.2

EDT	Descripción del evento de riesgo	Fuente	Imp.	Prob.	Calif.
12.2	El sourcing de componentes se encuentra en un lugar diferente al ensamble. Pueden producirse tiempos y costos extras.	Logística	Medio	0.7	ALTO
	Es posible que Outsource no esté disponible.	Logística	Medio	0.5	MEDIO
12.3	Costos extras de aduana.	Econ.	Muy bajo	0.8	BAJO
13.2.4	Imposibilidad de integrar el diseño de un amplificador Doherty.	Técnico	Medio	0.5	BAJO
13.2.6	Que resulte un circuito poco robusto.	Técnico	Medio	0.25	BAJO
14.1	Es posible que Outsource no esté disponible.	Logística	Medio	0.5	MEDIO
15.4	Mediciones que no dan bien.	Técnico	Alto	0.3	MEDIO
16.2.3	Diseño final poco robusto.	Técnico	Medio	0.5	MEDIO
18.2	El sourcing de componentes se encuentra en un lugar diferente al ensamble. Pueden producirse tiempos y costos extras.	Logística	Bajo	0.7	MEDIO
	Es posible que Outsource no esté disponible.	Logística	Bajo	0.5	BAJO
18.3	Costos extras de aduana.	Econ.	Muy bajo	0.8	BAJO
19.1	Es posible que Outsource no esté disponible.	Logística	Bajo	0.6	BAJO
20.4	Mediciones que no dan bien en el diseño final.	Técnico	Bajo	0.5	BAJO
21.2	Es posible que el PCB final exceda el tamaño máximo del experimento.	Operativo	Medio	0.5	MEDIO
21.4	Indisponibilidad del instrumental.	Operativo	Medio	0.25	BAJO
22.1	Obtención de resultados no significativos.	Técnico	Alto	0.75	MUY ALTO
23.8	Paper rechazado.	Tecnol.	Muy Alto	0.5	ALTO

El análisis de las estrategias a tomar ante los riesgos fue realizado una vez que se habían enviado a ensamblar las placas del amplificador de carrier y donde nos disponíamos a realizar las mediciones, es decir en el hito número 7. Es por eso que se plantearon estrategias a partir de este punto. Las estrategias se enfocan en los eventos de impacto medio y alto en el proyecto, ya que son éstos los que tendrán un efecto mayor en el éxito del proyecto.

Por último, cabe destacar que luego de realizado el presente análisis de riesgo, se midió la placa del amplificador de carrier, la cual dio dentro de los valores esperados. Éste amplificador cumple con los objetivos mínimos del proyecto, lo que tiene como consecuencia una reducción generalizada del riesgo del proyecto.

1.6. Gestión de Calidad

En pos de poder visualizar rápidamente el cumplimiento de tiempos y objetivos del proyecto, resulta pertinente emplear un método para la gestión de calidad del mismo. Se implementará un sistema de indicadores los cuales revelarán, de manera cuantitativa, el estado de cada una de las partes claves del proyecto. Los indicadores se dividen en dos categorías: por un lado, aquellos asociados a parámetros del hardware desarrollado, por el otro, los relacionados a la planificación y gestión del proyecto.

En pos de poder visualizar rápidamente el cumplimiento de tiempos y objetivos del proyecto, resulta pertinente emplear un método para la gestión de calidad del mismo. Se implementará un sistema de indicadores los cuales revelarán, de manera cuantitativa, el estado de cada una de las partes claves del proyecto. Los indicadores se dividen en dos categorías: por un lado, aquellos asociados a parámetros del hardware desarrollado, por el otro, los relacionados a la planificación y gestión del proyecto.

Indicadores de Hardware

- **Máxima potencia de salida.** Fuente: ensayos de laboratorio Indica la potencia máxima que el amplificador puede entregar sin comprometer la integridad del PCB ni degradar otros parámetros del amplificador.
- **Ganancia del amplificador.** Fuente: ensayos de laboratorio. Indica el cociente entre potencia de salida y potencia inyectada a la entrada.
- **Eficiencia del amplificador.** Fuente: ensayos de laboratorio. Cociente entre la potencia de salida y la potencia total consumida para obtener esa señal de salida.
- **Desviación de la frecuencia central.** Fuente: ensayos de laboratorio. Indica, de manera porcentual, el corrimiento de la frecuencia central real respecto de la prevista (2,2 GHz).
- **Linealidad (o distorsión) de la señal de salida.** Fuente: ensayos de laboratorio. Evalúa la fidelidad de la señal amplificada, útil para determinar la viabilidad de uso de modulaciones de ciertas modulaciones complejas (QAM). Se medirá a través de parámetros como el punto de intercepción de tercer orden (OIP3) y la distorsión armónica total (THD).
- **Área ocupada por el PCB.** Fuente: diseño CAD. Siendo la placa parte de un CubeSat, cuyo espacio es limitado, se evaluará el área total ocupada por el PCB.

Indicadores del Proyecto

- **Retraso respecto del Gantt.** Medido como la diferencia entre tareas efectivamente completadas y tareas planificadas para una determinada fecha.
- **Porcentaje de entregables cumplidos.** Indica cuántos entregables han sido completados satisfactoriamente en relación al total. Refleja el grado de avance del proyecto.

- **Cantidad de iteraciones de diseño.** Indica la cantidad de ciclos de diseño, prueba y ajuste que fueron necesarios para alcanzar los objetivos y parámetros deseados. Da una representación de la eficiencia del proceso de diseño.

2

Teoría de Amplificadores de Potencia

El diseño de un amplificador de potencia de radiofrecuencia requiere, como paso previo, la comprensión de su principio de funcionamiento, de los parámetros relevantes que caracterizan su desempeño y de las ventajas y desventajas que conlleva operarlo bajo un punto de polarización u otro. Esta comprensión resulta indispensable dado que la elección del modo de operación condiciona simultáneamente la linealidad, la eficiencia, la potencia de salida y la robustez térmica del dispositivo, parámetros que rara vez pueden optimizarse de manera independiente y que, por el contrario, se relacionan mediante compromisos de diseño que deben evaluarse en conjunto antes de proceder a la implementación física.

2.1. Clases Tradicionales de Operación

Las clases de operación clásicas de un amplificador de potencia, denominadas Clase A, Clase AB, Clase B y Clase C, se distinguen entre sí por la fracción del ciclo de la señal de excitación durante la cual el transistor permanece polarizado por encima de su tensión de umbral y conduce corriente de *drain*, magnitud que se cuantifica mediante el ángulo de conducción. Considerando una corriente de *drain* que conduce simétricamente respecto del origen de fase durante un ángulo de conducción α , es decir, en el intervalo $-\alpha/2 \leq x \leq \alpha/2$ donde $x = \omega t$ es la fase instantánea de la señal de excitación, la forma de onda de corriente puede modelarse como una senoidal recortada de acuerdo con la siguiente expresión, presentada por Cripps [Cripps, 2006](#):

$$i_D(x) = \begin{cases} I_{max} \left[\cos x - \cos \left(\frac{\alpha}{2} \right) \right], & |x| \leq \frac{\alpha}{2} \\ 0, & \frac{\alpha}{2} < |x| \leq \pi \end{cases} \quad (2.1)$$

A partir de esta forma de onda, el valor medio de la corriente de *drain*, correspondiente a la componente de continua consumida desde la fuente de alimentación, se obtiene mediante:

$$I_{dc} = \frac{1}{2\pi} \int_{-\alpha/2}^{\alpha/2} i_D(x) dx \quad (2.2)$$

y la amplitud de cada componente armónica de orden n presente en la corriente de *drain* se obtiene de manera análoga mediante la expresión genérica de descomposición en serie de Fourier:

$$I_n = \frac{1}{\pi} \int_{-\alpha/2}^{\alpha/2} i_D(x) \cos(nx) dx, \quad n = 1, 2, 3, \dots \quad (2.3)$$

Las ecuaciones (2.1) a (2.3) admiten solución cerrada para cada valor de n , desarrollo que se encuentra detallado en la referencia citada y que no se reproduce en esta sección, dado que el interés inmediato reside en el comportamiento cualitativo de estas componentes en función del ángulo de conducción.

La Figura 2.1 ilustra la amplitud normalizada de las primeras cinco componentes armónicas de la corriente de *drain* (I_{dc} a I_5) en función del ángulo de conducción α , evaluadas mediante la resolución analítica de las ecuaciones (2.2) y (2.3). Se observa que, a medida que el ángulo de conducción se reduce desde $\alpha = 360^\circ$ (Clase A) hacia valores progresivamente menores, la componente de continua I_{dc} disminuye monótonamente, mientras que las componentes armónicas de orden superior a la fundamental, prácticamente nulas en Clase A, adquieren magnitud creciente. Este comportamiento constituye la manifestación en el dominio espectral de la distorsión progresiva de la forma de onda de corriente respecto de una réplica senoidal pura, a medida que el transistor abandona la conducción permanente característica de la Clase A.




Figura 2.1: Amplitud normalizada de las componentes I_{dc} a I_5 de la corriente de drain en función del ángulo de conducción α .

2.2. Eficiencia de Drain en Función del Ángulo de Conducción

A partir de las componentes de continua y de la fundamental obtenidas de las ecuaciones (2.2) y (2.3), la eficiencia de *drain* del amplificador, definida como el cociente entre la potencia de radiofrecuencia entregada a la carga y la potencia continua consumida, queda determinada en función del ángulo de conducción mediante la expresión cerrada presentada en la referencia citada:

$$\eta(\alpha) = \frac{1}{4} \frac{\alpha - \sin \alpha}{\sin(\alpha/2) - (\alpha/2) \cos(\alpha/2)} \quad (2.4)$$

La Fig. 2.2 grafica la ecuación (2.4) para el rango completo de ángulos de conducción de interés, señalando los puntos correspondientes a las clases de operación tradicionales: $\alpha = 360^\circ$ (Clase A, $\eta = 50\%$), $\alpha = 180^\circ$ (Clase B, $\eta \approx 78,5\%$), el intervalo $180^\circ < \alpha < 360^\circ$ correspondiente a la Clase AB, y la región $\alpha < 180^\circ$ correspondiente a la Clase C, en la cual la eficiencia continúa incrementándose a expensas de la linealidad evidenciada en la Figura 2.1.




Figura 2.2: Eficiencia de drain teórica en función del ángulo de conducción, con las regiones correspondientes a las Clases A, AB, B y C señaladas.

2.3. Parámetros de Pequeña Señal

La caracterización de un amplificador de potencia en régimen de pequeña señal, es decir, en condiciones de excitación suficientemente reducidas como para que el dispositivo se comporte linealmente, se realiza mediante sus parámetros de dispersión o parámetros S . A diferencia de los parámetros de impedancia o admitancia, los parámetros S no relacionan tensiones y

corrientes en los puertos del dispositivo, sino ondas de potencia incidentes y reflejadas, lo cual permite su medición directa a frecuencias de microondas sin requerir condiciones de circuito abierto o cortocircuito en los puertos, físicamente impracticables en esa banda de frecuencias.

Para un dispositivo de dos puertos como el transistor considerado, con el puerto de entrada asociado al terminal de *gate* y el puerto de salida asociado al terminal de *drain*, se definen las ondas de tensión normalizadas incidente (a_i) y reflejada (b_i) en cada puerto i , referidas a una impedancia característica Z_0 , según se ilustra en la Figura 2.3. Los cuatro parámetros S relacionan estas ondas mediante:




Figura 2.3: Representación simplificada de un cuadripolo mediante parámetros de dispersión (S).

$$\begin{pmatrix} b_1 \\ b_2 \end{pmatrix} = \begin{pmatrix} S_{11} & S_{12} \\ S_{21} & S_{22} \end{pmatrix} \begin{pmatrix} a_1 \\ a_2 \end{pmatrix} \quad (2.5)$$

donde cada parámetro individual se obtiene, por definición, excitando un único puerto a la vez y terminando el puerto restante con una carga adaptada a Z_0 (de modo que la onda incidente en ese puerto sea nula), según:

$$S_{11} = \left. \frac{b_1}{a_1} \right|_{a_2=0} \quad S_{21} = \left. \frac{b_2}{a_1} \right|_{a_2=0} \quad S_{12} = \left. \frac{b_1}{a_2} \right|_{a_1=0} \quad S_{22} = \left. \frac{b_2}{a_2} \right|_{a_1=0} \quad (2.6)$$

El parámetro S_{11} corresponde al coeficiente de reflexión en el puerto de entrada con el puerto de salida adaptado, y cuantifica la fracción de la onda incidente en el *gate* que es reflejada hacia la fuente de excitación; de manera análoga, S_{22} corresponde al coeficiente de reflexión en el puerto de salida con la entrada adaptada, y cuantifica la fracción de potencia reflejada desde el *drain* hacia la carga. Ambos parámetros son magnitudes complejas adimensionales cuyo módulo, idealmente nulo en una condición de adaptación perfecta y de valor unitario en el caso de una reflexión total, determina directamente el desempeño de adaptación de impedancia del dispositivo en cada puerto.

El parámetro S_{21} corresponde al coeficiente de transmisión directa, desde el puerto de entrada hacia el puerto de salida, y representa la ganancia compleja del dispositivo en la condición de adaptación impuesta. Su módulo al cuadrado, expresado en decibels como $20 \log_{10} |S_{21}|$, constituye la ganancia de pequeña señal del amplificador en la frecuencia considerada. El parámetro S_{12} corresponde al coeficiente de transmisión inversa, desde el puerto de salida hacia el puerto de entrada, y cuantifica la magnitud de la realimentación interna del dispositivo. Un mayor valor de S_{12} indica una realimentación interna mayor del dispositivo, factor que, como será descrito a continuación, condiciona directamente la estabilidad del amplificador frente a variaciones en las impedancias de fuente y carga.

2.4. Estabilidad

A partir de los cuatro parámetros S se evalúa la estabilidad del dispositivo, propiedad que determina si el amplificador es susceptible de entrar en oscilación para alguna combinación de impedancias de fuente y carga. Un dispositivo se clasifica como **incondicionalmente estable** en una frecuencia dada cuando permanece estable para cualquier combinación posible de impedancias de fuente y carga, es decir, para la totalidad del diagrama de Smith. Por el contrario, un dispositivo se clasifica como **condicionalmente estable** cuando existen regiones dentro del diagrama de Smith, denominadas regiones de inestabilidad, para las cuales alguna combinación particular de impedancias de fuente o carga provoca que el dispositivo oscile. En este último caso, el diseñador debe restringir las impedancias de las redes de adaptación a las regiones estables identificadas mediante los círculos de estabilidad correspondientes.

El criterio de estabilidad más extendido es el factor de Rollet (K) Rollett, 1962, el cual, junto con la condición adicional sobre el determinante $|\Delta| < 1$ (donde $\Delta = S_{11}S_{22} - S_{12}S_{21}$), garantiza estabilidad incondicional cuando $K > 1$. Sin embargo, el presente trabajo prioriza el empleo del factor μ de Edwards-Sinsky como criterio de estabilidad Edwards et al., 1992, definido como:

$$\mu = \frac{1 - |S_{11}|^2}{|S_{22} - S_{11}^* \Delta| + |S_{12}S_{21}|} \quad (2.7)$$

El factor μ resulta preferible al factor K de Rollet por dos motivos. En primer lugar, la condición $\mu > 1$ es necesaria y suficiente por sí sola para garantizar la estabilidad incondicional del dispositivo, sin requerir la verificación simultánea de una segunda condición sobre Δ como ocurre con el criterio de K . En segundo lugar, el valor numérico de μ constituye una medida directa del margen de estabilidad del dispositivo. Valores de μ progresivamente mayores a la unidad indican una mayor distancia respecto de la condición límite de inestabilidad, mientras que el factor K no admite esta interpretación cuantitativa de manera tan directa. Ambos factores se calculan a partir del mismo conjunto de parámetros S medidos o simulados, por lo cual resultan complementarios y consistentes entre sí en la región de estabilidad incondicional, difiriendo únicamente en la facilidad de interpretación del margen de diseño.

2.5. Parámetros de Gran Señal

A diferencia de los parámetros de pequeña señal, la caracterización de gran señal evalúa el comportamiento del amplificador en el régimen de excitación de interés para la aplicación final, en el cual el dispositivo abandona progresivamente su comportamiento lineal a medida que se aproxima a su punto de saturación.

El **punto de compresión de 1 dB** (P1dB) se define como el nivel de potencia de salida para el cual la ganancia del amplificador se reduce en 1 dB respecto de su valor en pequeña señal, y constituye el límite convencional superior del régimen de operación considerado aproximadamente lineal. La **potencia de saturación** (P_{sat}) corresponde al nivel máximo de potencia de salida que el dispositivo es capaz de entregar, independientemente del nivel de excitación aplicado, y se ubica siempre por encima del P1dB dado que la curva de transferencia de potencia continúa incrementándose, aunque con ganancia marginal decreciente, más allá del punto de compresión.

La linealidad del amplificador en presencia de múltiples tonos se evalúa mediante el ensayo de dos tonos de igual amplitud y frecuencias cercanas, a partir del cual se mide la **relación de intermodulación de tercer orden** (IMD3), definida como la diferencia en decibelios entre la

potencia de la componente fundamental y la potencia de los productos de intermodulación de tercer orden generados por la no linealidad del dispositivo en las frecuencias $2f_1 - f_2$ y $2f_2 - f_1$. A partir de la pendiente teórica de 3:1 entre la potencia de los productos de tercer orden y la potencia fundamental en escala logarítmica, se extrapola el **punto de intercepción de tercer orden referido a la salida** (OIP3), magnitud teórica que no es físicamente alcanzable por el dispositivo, pero que constituye una figura de mérito estándar para comparar la linealidad de distintos amplificadores de manera independiente del nivel de potencia de excitación empleado durante el ensayo.

Adicionalmente, las no linealidades del dispositivo dan lugar a la **conversión AM-AM y AM-PM**, fenómenos mediante los cuales una variación en la amplitud de la señal de entrada produce, respectivamente, una variación no proporcional en la amplitud de la señal de salida y una variación indeseada en su fase instantánea. Estos efectos resultan particularmente relevantes para esquemas de modulación lineal con filtrado de conformación espectral, dado que las variaciones de envolvente introducidas por dicho filtrado, al atravesar una etapa con conversión AM-AM y AM-PM apreciable, se traducen en distorsión de la constelación recibida y en regeneración espectral fuera de la banda asignada.

La **ganancia** del amplificador en régimen de gran señal, definida como el cociente entre la potencia de salida y la potencia de entrada para un nivel de excitación dado, decrece progresivamente respecto de su valor de pequeña señal a medida que el dispositivo se aproxima a la compresión, fenómeno que da origen, precisamente, a la definición del P1dB. La **eficiencia de drain** y la **eficiencia de potencia agregada** (*power-added efficiency*, PAE) cuantifican, respectivamente, la fracción de la potencia continua consumida que se convierte en potencia de radiofrecuencia y la fracción de dicha potencia continua que se convierte en ganancia neta de potencia de radiofrecuencia, descontando la potencia de excitación entregada por la fuente de señal:

$$\eta_D = \frac{P_{RF,out}}{P_{DC}}, \quad PAE = \frac{P_{RF,out} - P_{RF,in}}{P_{DC}} \quad (2.8)$$

de modo que la PAE resulta siempre menor o igual a la eficiencia de *drain*, diferenciándose de manera apreciable únicamente en amplificadores de ganancia reducida, en los cuales la potencia de excitación de entrada deja de ser despreciable respecto de la potencia de salida.

La **potencia de salida** del amplificador, generalmente especificada en el punto de compresión de 1 dB o en saturación según el contexto de diseño, constituye, junto con la eficiencia, uno de los parámetros centrales para la evaluación de cualquier sistema de comunicaciones de radiofrecuencia.

Finalmente, el **ancho de banda** del amplificador admite más de una definición según el criterio adoptado. El ancho de banda de ganancia, definido de manera análoga al de cualquier sistema lineal, corresponde al rango de frecuencias dentro del cual la ganancia se mantiene dentro de 3 dB de su valor máximo (ancho de banda de 3 dB). De manera independiente, el ancho de banda de adaptación se define a partir del coeficiente de reflexión de entrada, como el rango de frecuencias en el cual S_{11} se mantiene por debajo de un umbral preestablecido, habitualmente -10 dB, garantizando que la potencia reflejada hacia la fuente de excitación permanezca acotada en un porcentaje reducido de la potencia incidente. Ambas definiciones no necesariamente coinciden en frecuencia ni en extensión, dado que la condición de adaptación de impedancia y la condición de ganancia plana responden a mecanismos físicos distintos dentro de la red de adaptación del amplificador, por lo cual ambos anchos de banda deben reportarse de manera independiente al caracterizar el dispositivo.

3

Tecnología GaN HEMT

3.1. Contexto y relevancia de la tecnología del transistor

La selección del transistor constituye una de las decisiones de diseño con mayor impacto sobre el desempeño global de un amplificador de potencia destinado a aplicaciones CubeSat, ya que de ella dependen simultáneamente la eficiencia, la masa del sistema de disipación térmica y la confiabilidad del enlace en el ambiente orbital. Las restricciones propias de una plataforma nanosatelital, en particular la disponibilidad limitada de potencia eléctrica y el presupuesto de masa acotado, exigieron evaluar tecnologías semiconductoras capaces de entregar una densidad de potencia elevada sin comprometer la eficiencia. En este contexto, el nitruro de galio (GaN) se consolidó como la tecnología candidata para cumplir ese rol, dado que combina una tensión de ruptura elevada, una densidad de corriente superior a la de tecnologías competidoras y una eficiencia de potencia añadida (PAE) adecuada.

3.2. Principio de funcionamiento y características del transistor GaN HEMT

Una de las propiedades principales del nitruro de galio es que es un material semiconductor de banda prohibida ancha (*wide bandgap*). Esto implica que los portadores deben adquirir una mayor energía para pasar a la banda de conducción que en un material semiconductor normal, como el silicio. De esta propiedad se desprenden tres características fundamentales: una tensión de ruptura considerablemente mayor a la de un semiconductor convencional, la posibilidad de operar a mayores temperaturas y una mayor inmunidad a la radiación [Mishra et al., 2008](#); [Deblecker et al., 2015](#).

La mayor tensión de ruptura permite, en primera instancia, operar el transistor a tensiones más elevadas y se traduce, además, en un campo eléctrico crítico mayor, de modo que la velocidad de saturación resulta también más elevada, lo que habilita trabajar a mayores frecuencias y obtener velocidades de conmutación superiores. La relación entre el campo eléctrico y la velocidad de los portadores se describe, de acuerdo con [Taur et al., 2021](#), mediante la ecuación (3.1):

$$v(E) = \frac{\mu_n E}{1 + E/E_c} \quad (3.1)$$

donde μ_n es la movilidad electrónica de bajo campo, E el campo eléctrico aplicado y E_c el

campo eléctrico crítico del material. La ecuación (3.1) muestra que, para campos del orden de E_c , la velocidad de los portadores tiende asintóticamente a su valor de saturación v_{sat} . Dado que el GaN admite valores de E_c sustancialmente mayores antes de alcanzar la ruptura del material, el dispositivo puede operar con tensiones de drain más elevadas mientras los portadores siguen desplazándose a velocidad de saturación, lo que habilita simultáneamente alta tensión de operación y alta frecuencia de conmutación.

Que los transistores GaN puedan operar a mayores temperaturas se explica considerando que, al ser la banda prohibida más ancha, resulta estadísticamente menos probable que los portadores pasen espontáneamente a la banda de conducción por excitación térmica, de modo que el material conserva su comportamiento semiconductor hasta temperaturas más elevadas [Deblecker et al., 2015](#). La mayor tolerancia a la radiación se explica por un mecanismo análogo: los impactos de partículas ionizantes deben transferir una energía mayor para generar pares electrón-hueco no deseados, por lo que una menor proporción de los impactos recibidos resulta capaz de afectar el comportamiento eléctrico del dispositivo.

El transistor de efecto de campo de alta movilidad electrónica (*High Electron Mobility Transistor*, HEMT) basado en GaN se construye a partir de una heterojuntura entre dos materiales semiconductores de distinta banda prohibida de energía. La estructura típica consiste en una capa de GaN de alta pureza crecida mediante epitaxia (MOCVD o MBE) sobre un sustrato de carburo de silicio (SiC), seguida de una capa barrera delgada de AlGaIn [Mishra et al., 2008](#). El sustrato de SiC se emplea preferentemente por su elevada conductividad térmica, factor relevante para la evacuación del calor generado durante la operación del dispositivo.

En la interfaz entre el GaN y el AlGaIn se produce una discontinuidad en la banda de conducción que, combinada con los efectos de polarización piezoeléctrica y espontánea propios de la estructura cristalina hexagonal del GaN, da origen a un pozo de potencial confinante. Dentro de este pozo se acumula una densidad superficial de carga elevada que constituye el denominado gas bidimensional de electrones (*two-dimensional electron gas*, 2DEG) [Mishra et al., 2008](#). Los terminales del dispositivo, denominados drain, gate y source siguiendo la nomenclatura habitual en inglés, se disponen sobre la superficie de la estructura epitaxial, de modo que el drain y el source contactan eléctricamente al 2DEG, mientras que el gate, ubicado entre ambos, permite modular la conducción del canal.

Debido al confinamiento de los portadores en el pozo de potencial, los electrones del 2DEG solo pueden desplazarse a lo largo de un eje, lo que reduce la dispersión asociada a choques en la estructura cristalina y, en consecuencia, disminuye la resistencia del canal. Adicionalmente, la separación espacial entre los electrones confinados en el canal de GaN y los átomos donores ubicados en la capa barrera de AlGaIn reduce sustancialmente la dispersión por impurezas ionizadas, lo que permite alcanzar movilidades electrónicas superiores a las obtenidas en heterojunturas equivalentes de GaAs [Mishra et al., 2008](#). La elevada concentración de portadores del 2DEG, combinada con su movimiento restringido a una sola dirección, incrementa tanto la movilidad electrónica efectiva como la densidad de corriente que el canal es capaz de sostener. La densidad de corriente máxima J_D resulta proporcional al producto entre la densidad superficial de carga del 2DEG y la velocidad de saturación de los portadores, de modo que un incremento en cualquiera de estos dos factores eleva directamente la capacidad de corriente del dispositivo sin necesidad de aumentar el área activa.

La combinación de mayores densidades de corriente con la posibilidad de operar a tensiones más elevadas da como resultado un aumento considerable en la densidad de potencia de salida del dispositivo respecto de tecnologías competidoras. Esta característica resulta especialmente relevante en aplicaciones CubeSat, ya que una mayor densidad de potencia implica que,

para una potencia de salida dada, el transistor disipa la misma potencia térmica en un área de silicio considerablemente menor, lo que reduce el tamaño y la masa del disipador requerido para mantener la temperatura de juntura dentro de límites admisibles. Esta reducción de masa constituye una ventaja determinante en plataformas nanosatelitales, donde el presupuesto de masa y volumen total del sistema se encuentra estrictamente acotado.

Una magnitud adicional que vincula las propiedades del material con el desempeño práctico del dispositivo es la resistencia de canal en estado de conducción (*on-state resistance*, r_{on}). En un transistor de efecto de campo de óxido metálico semiconductor (MOSFET) o un HEMT, las pérdidas de conducción dependen esencialmente de la permitividad relativa ϵ_r y del campo eléctrico de ruptura E_c del material, de modo que r_{on} resulta inversamente proporcional a ambas magnitudes [Deblecker et al., 2015](#):

$$r_{on} \propto \frac{1}{\epsilon_r E_c^3} \quad (3.2)$$

La ecuación (3.2) muestra que, dado que el GaN posee un campo de ruptura considerablemente mayor que el del silicio, la resistencia de canal alcanzable para una misma tensión de bloqueo resulta sustancialmente menor, lo que se traduce en menores pérdidas de conducción y, por lo tanto, en una eficiencia superior del amplificador.

Finalmente, una limitación temprana de los GaN HEMT fue la denominada dispersión corriente continua a radiofrecuencia (*DC-to-RF dispersion* o *current collapse*), fenómeno asociado a trampas de carga superficiales y de volumen que reducían la potencia de salida obtenida en condiciones de gran señal respecto de la predicha por las curvas estáticas *I-V* [Mishra et al., 2008](#). Dos innovaciones permitieron mitigar este efecto: la pasivación superficial mediante nitruro de silicio y la incorporación de field plates. El field plate consiste en una extensión metálica, conectada eléctricamente al gate o al source, que se superpone parcialmente sobre la región de acceso entre el gate y el drain mediante una capa dieléctrica intermedia. Su función es redistribuir el perfil del campo eléctrico en dicha región, reduciendo el valor del campo máximo en el borde del gate y desplazando parte de la caída de tensión hacia el borde del field plate [Mishra et al., 2008](#). Esta redistribución incrementa la tensión de ruptura del dispositivo y reduce simultáneamente el efecto de las trampas superficiales sobre la dispersión de potencia, lo que mejora tanto la linealidad como la densidad de potencia obtenible en gran señal.

La Figura ?? ilustra esquemáticamente esta diferencia estructural, comparando la sección transversal de un GaN HEMT convencional sin field plate con la de un dispositivo equivalente que incorpora dicha estructura sobre la región de acceso gate-drain.

Existen dos configuraciones principales: el field plate conectado al gate (*gate-connected field plate*), que introduce una capacitancia adicional gate-drain con la consecuente realimentación de Miller negativa y reducción de la frecuencia de corte, y el field plate conectado al source (*source-connected field plate*), que evita dicha penalización al transformar la capacitancia adicional en una capacitancia drain-source absorbible por la red de salida [Mishra et al., 2008](#).

Asimismo, una característica intrínseca de la mayoría de los GaN HEMT comerciales, incluido el dispositivo utilizado en este trabajo, es que se fabrican en modo de agotamiento (*depletion mode*, D-mode), también descrito como dispositivo normalmente encendido (*normally-on*). Esto significa que, en ausencia de polarización de gate ($V_{GS} = 0$), el 2DEG permanece completo y el canal conduce sin restricción, de modo que el transistor requiere una tensión de gate negativa, por debajo de la tensión de umbral, para interrumpir o regular la conducción [MACOM Technology Solutions, 2025](#). Esta propiedad de canal permanente introduce un requisito particular en la secuencia de encendido y apagado del circuito de polarización. Si la tensión de

drain se aplica antes de que el gate haya alcanzado una tensión suficientemente negativa para mantener el dispositivo en corte, el transistor conduce de manera no controlada en el instante de energizado, lo que puede dar lugar a corrientes de drain excesivas y al consecuente riesgo de fuga térmica o daño permanente del dispositivo. Por este motivo, la secuencia de polarización recomendada establece que el gate debe alcanzar su tensión de corte antes de aplicar tensión al drain, y que, de manera inversa, el drain debe quedar sin tensión antes de remover la polarización negativa del gate [MACOM Technology Solutions, 2025](#). El cumplimiento estricto de esta secuencia constituye un requisito de diseño para la etapa de polarización del amplificador, dado que su incumplimiento compromete tanto la integridad del transistor como la confiabilidad del sistema en su conjunto.

3.3. Comparación con tecnologías LDMOS y GaAs

Las dos tecnologías semiconductoras que históricamente compitieron con el GaN en el espacio de los amplificadores de potencia en RF son el silicio difundido lateralmente (*Laterally Diffused Metal Oxide Semiconductor*, LDMOS) y el arseniuro de galio (GaAs). El LDMOS es un transistor de efecto de campo de silicio cuya estructura incorpora una región de drift débilmente dopada entre el canal y el contacto de drain, lo que permite sostener tensiones de drain relativamente elevadas para un dispositivo de silicio. Esta tecnología domina el segmento de estaciones base celulares en bandas de frecuencia bajas, debido a su bajo costo de fabricación y su elevada robustez, aunque su frecuencia de corte y su densidad de potencia resultan insuficientes para aplicaciones de banda S con los requisitos de eficiencia y tamaño que impone una plataforma CubeSat.

El GaAs, por su parte, es un semiconductor compuesto de banda prohibida intermedia entre la del silicio y la del GaN, que se emplea típicamente en transistores pseudomórficos de alta movilidad electrónica (*pseudomorphic HEMT*, pHEMT). Su principal ventaja sobre el silicio es la mayor movilidad electrónica, lo que posibilita una frecuencia de operación más elevada. No obstante, su tensión de ruptura y su densidad de potencia resultan considerablemente menores que las del GaN, lo que obliga a emplear dispositivos de mayor periferia de compuerta para alcanzar una potencia de salida equivalente, con la consecuente penalización en masa y en facilidad de adaptación de impedancias [Mishra et al., 2008](#).

La Figura 3.1 resume gráficamente esta comparación, ubicando a cada tecnología semiconductor según el rango de potencia de radiofrecuencia y la frecuencia de operación que resulta característico alcanzar con cada material. Se observa que el silicio, empleado en dispositivos LDMOS, cubre la región de menor frecuencia con niveles de potencia moderados, mientras que el GaAs se extiende hacia frecuencias mayores a costa de una potencia de RF disponible considerablemente inferior. El GaN, en cambio, ocupa una región claramente desplazada hacia valores simultáneamente mayores de potencia y de frecuencia respecto de ambas tecnologías, lo cual ilustra de manera directa la motivación expuesta en los párrafos anteriores para su adopción en el presente trabajo. Las regiones correspondientes a SiGe e InP, si bien se incluyen en la figura a modo de referencia comparativa más amplia, corresponden a tecnologías orientadas predominantemente a aplicaciones de muy alta frecuencia con niveles de potencia reducidos, por lo que no constituyen alternativas relevantes para los requisitos de la aplicación considerada.




Figura 3.1: Rangos característicos de potencia de RF y frecuencia de operación alcanzables para distintas tecnologías semiconductoras *Bowick et al., 2008*.

En la Tabla 3.1 se resumen las propiedades físicas más relevantes de los materiales semiconductores considerados, a partir de los valores reportados en *Mishra et al., 2008*.

Cuadro 3.1: Propiedades físicas comparativas de Si, GaAs, SiC y GaN, relacionadas con el desempeño en aplicaciones de potencia de alta frecuencia.

Propiedad	Si	GaAs	GaN
Banda prohibida E_g (eV)	1,1	1,42	3,39
Campo de ruptura E_c (MV/cm)	0,3	0,4	3,3
Movilidad electrónica μ_n (cm ² /V·s)	1350	8500	1200
Velocidad de saturación v_{sat} ($\times 10^7$ cm/s)	1,0	1,0	2,5
Conductividad térmica Θ (W/cm·K)	1,5	0,43	1,3

3.4. Figura de mérito de Johnson

A fin de comparar cuantitativamente el potencial de los distintos materiales semiconductores para aplicaciones simultáneas de alta frecuencia y alta potencia, Johnson propuso una figura de mérito (*Johnson Figure of Merit*, JFM) derivada del producto entre el campo eléctrico de ruptura E_c y la velocidad de saturación de los portadores v_{sat} *Johnson, 1965*:

$$JM = \left(\frac{E_c v_{sat}}{2\pi} \right)^2 \quad (3.3)$$

En la ecuación (3.3), E_c se expresa en V/cm y v_{sat} en cm/s, de modo que el resultado posee unidades de potencia al cuadrado sobre frecuencia al cuadrado, lo que permite interpretar a la JFM como un límite superior del producto entre la potencia y la frecuencia de operación que un transistor construido con ese material puede alcanzar. Esta magnitud surge de considerar que la máxima tensión que puede soportar el dispositivo está acotada por E_c , mientras que la máxima frecuencia de conmutación está acotada por el tiempo de tránsito de los portadores a través de la región activa, tiempo que depende inversamente de v_{sat} . Al evaluar la ecuación (3.3) para los

materiales de la Tabla 3.1 y normalizar los resultados respecto del silicio, se obtienen valores de JFM relativa de 2,7 para el GaAs, 20 para el 4H-SiC y 27,5 para el GaN Mishra et al., 2008. Esta diferencia de más de un orden de magnitud respecto del silicio, y de un factor cercano a 10 respecto del GaAs, proporciona una justificación cuantitativa adicional para la selección de GaN como tecnología del transistor de potencia de este trabajo.

4

Teoría a los Acopladores Direccionales

Los divisores de potencia y los acopladores direccionales son componentes pasivos de microondas que se utilizan para la división o combinación de potencia. En la división de potencia, una señal de entrada se divide en dos (o más) señales de salida de menor potencia, mientras que un combinador de potencia acepta dos o más señales de entrada y las combina en un puerto de salida. El acoplador o divisor puede tener tres, cuatro o más puertos, y puede ser (idealmente) sin pérdidas. Las redes de tres puertos adoptan la forma de uniones en T y otros divisores de potencia, mientras que las redes de cuatro puertos adoptan la forma de acopladores direccionales e híbridos. Los divisores de potencia suelen proporcionar señales de salida en fase con una relación de división de potencia igual (3 dB), pero también son posibles relaciones de división de potencia desiguales. Los acopladores direccionales pueden diseñarse para una división de potencia arbitraria, mientras que las uniones híbridas suelen tener una división de potencia igual. Las uniones híbridas tienen un desfase de 90° o 180° entre los puertos de salida.

4.1. Fundamentos de Acopladores Direccionales

4.1.1. Definiciones

Un acoplador direccional es la red única que resulta cuando una red de cuatro puertos es simultáneamente [Pozar, 2011](#):

- **Recíproca:** $S_{ij} = S_{ji}$
- **Sin pérdidas:** $[S]$ es unitaria
- **Adaptada en cada puerto:** $S_{11} = S_{22} = S_{33} = S_{44} = 0$

Estas tres restricciones reducen la matriz S de 4×4 genérica a un solo grado de libertad real. Con las referencias de fase apropiadas, las dos formas prácticas son:

$$[S] = \begin{bmatrix} 0 & \alpha & j\beta & 0 \\ \alpha & 0 & 0 & j\beta \\ j\beta & 0 & 0 & \alpha \\ 0 & j\beta & \alpha & 0 \end{bmatrix} \quad (4.1)$$

Acoplador simétrico (90°)

$$[S] = \begin{bmatrix} 0 & \alpha & \beta & 0 \\ \alpha & 0 & 0 & -\beta \\ \beta & 0 & 0 & \alpha \\ 0 & -\beta & \alpha & 0 \end{bmatrix} \quad (4.2)$$

Acoplador antisimétrico (180°)

Donde:

- α es el coeficiente de *paso* de tensión
- β es el coeficiente de *acoplamiento* de tensión
- $\alpha^2 + \beta^2 = 1$ (por conservación de energía)

La operación básica de un acoplador direccional puede ilustrarse con la ayuda de la Figura 4.1, que muestra dos símbolos comúnmente utilizados para un acoplador direccional y las definiciones de los puertos. La potencia suministrada al puerto 1 se acopla al puerto 3 (el *puerto acoplado*) con el factor de acoplamiento $|S_{13}|^2 = \beta^2$, mientras que el resto de la potencia de entrada se entrega al puerto 2 (el *puerto de paso*) con el coeficiente $|S_{12}|^2 = \alpha^2 = 1 - \beta^2$. En un acoplador direccional ideal, no se entrega potencia al puerto 4 (el *puerto aislado*).

Los siguiente parámetros se utilizan comúnmente para caracterizar un acoplador direccional:

$$\text{Acoplamiento} \quad C = 10 \log \frac{P_1}{P_3} = -20 \log \beta \text{ dB}, \quad (4.3)$$

$$\text{Directividad} \quad D = 10 \log \frac{P_3}{P_4} = 20 \log \frac{\beta}{|S_{14}|} \text{ dB}, \quad (4.4)$$

$$\text{Aislación} \quad I = 10 \log \frac{P_1}{P_4} = -20 \log |S_{14}| \text{ dB}, \quad (4.5)$$

$$\text{Pérdidas de inserción} \quad L = 10 \log \frac{P_1}{P_2} = -20 \log |S_{12}| \text{ dB}. \quad (4.6)$$

El factor de acoplamiento indica la fracción de la potencia de entrada que se acopla al puerto de




Figura 4.1: Dos símbolos comúnmente utilizados para acopladores direccionales

salida. La directividad es una medida de la capacidad del acoplador para aislar ondas directas e inversas (o los puertos acoplado y no acoplado). La aislación es una medida de la potencia entregada al puerto no acoplado. Estas cantidades están relacionadas como

$$I = D + C \text{ dB.} \quad (4.7)$$

Las pérdidas de inserción representan la potencia de entrada entregada al puerto de paso, disminuida por la potencia entregada a los puertos acoplado y aislado. El acoplador ideal tiene directividad y aislación infinitas ($S_{14} = 0$). Entonces, tanto α como β pueden determinarse a partir del factor de acoplamiento, C .

4.1.2. Acopladores híbridos

Los acopladores híbridos son casos especiales de acopladores direccionales, donde el factor de acoplamiento es de 3 dB, lo que implica que $\alpha = \beta = 1/\sqrt{2}$. Existen dos tipos de híbridos. El *híbrido en cuadratura* tiene un desfase de 90° entre los puertos 2 y 3 ($\theta = \phi = \pi/2$) cuando se alimenta por el puerto 1, y es un ejemplo de acoplador simétrico. Su matriz de dispersión tiene la siguiente forma:

$$[S] = \frac{1}{\sqrt{2}} \begin{bmatrix} 0 & 1 & j & 0 \\ 1 & 0 & 0 & j \\ j & 0 & 0 & 1 \\ 0 & j & 1 & 0 \end{bmatrix}. \quad (4.8)$$

El *híbrido magic-T* y el *híbrido rat-race* tienen una diferencia de fase de 180° entre los puertos 2 y 3 cuando se alimentan por el puerto 4, y son ejemplos de acoplador antisimétrico. Su matriz de dispersión tiene la siguiente forma:

$$[S] = \frac{1}{\sqrt{2}} \begin{bmatrix} 0 & 1 & 1 & 0 \\ 1 & 0 & 0 & -1 \\ 1 & 0 & 0 & 1 \\ 0 & -1 & 1 & 0 \end{bmatrix}. \quad (4.9)$$

4.2. Híbrido en Cuadratura (90°)

Los híbridos en cuadratura son acopladores direccionales de 3 dB con una diferencia de fase de 90° en las salidas de los brazos de paso y acoplado. Este tipo de híbrido se fabrica a menudo en forma de línea microstrip o stripline como se muestra en la Figura 4.2 y también se conoce como *híbrido de línea ramificada*. Otros acopladores de 3 dB, como los acopladores de líneas acopladas o los acopladores Lange, también pueden usarse como acopladores en cuadratura; estos componentes se discutirán en secciones posteriores. Aquí analizaremos la operación del híbrido en cuadratura usando una técnica de descomposición de modo par-impar similar a la utilizada para el divisor de potencia Wilkinson.

Con referencia a la Figura 4.2, la operación básica del acoplador de línea ramificada es la siguiente. Con todos los puertos adaptados, la potencia que entra al puerto 1 se divide uniformemente entre los puertos 2 y 3, con un desfase de 90° entre estas salidas. No se acopla potencia al puerto

4 (el puerto aislado). La matriz de dispersión tiene la siguiente forma:

$$[S] = \frac{-1}{\sqrt{2}} \begin{bmatrix} 0 & j & 1 & 0 \\ j & 0 & 0 & 1 \\ 1 & 0 & 0 & j \\ 0 & 1 & j & 0 \end{bmatrix} \quad (4.10)$$




Figura 4.2: Geometría de un acoplador de línea ramificada.

Obsérvese que el híbrido de línea ramificada tiene un alto grado de simetría, ya que cualquier puerto puede usarse como puerto de entrada. Los puertos de salida siempre estarán en el lado opuesto de la unión respecto al puerto de entrada, y el puerto aislado será el puerto restante del mismo lado que el puerto de entrada. Esta simetría se refleja en la matriz de dispersión, ya que cada fila puede obtenerse como una transposición de la primera fila.

4.2.1. Análisis de Modo Par-Impar

Primero dibujamos el circuito esquemático del acoplador de línea ramificada en forma normalizada, como en la Figura 4.3, donde se entiende que cada línea representa una línea de transmisión con la impedancia característica indicada normalizada a Z_0 . El retorno común de tierra para cada línea de transmisión no se muestra. Asumimos que una onda de amplitud unitaria $A_1 = 1$ incide en el puerto 1.

El circuito de la Figura 4.3 puede descomponerse en la superposición de una excitación de modo par y una excitación de modo impar, como se muestra en la Figura 4.4. Nótese que la superposición de los dos conjuntos de excitaciones produce la excitación original de la Figura 4.3, y dado que el circuito es lineal, la respuesta actual (las ondas dispersadas) puede obtenerse de la suma de las respuestas a las excitaciones par e impar.

Debido a la simetría o antisimetría de la excitación, la red de cuatro puertos puede descomponerse en un conjunto de dos redes desacopladas de dos puertos, como se muestra en la Figura 4.4. Debido a que las amplitudes de las ondas incidentes para estos dos puertos son $\pm 1/2$, las amplitudes de la onda emergente en cada puerto del híbrido de línea ramificada pueden




Figura 4.3: Circuito del acoplador híbrido de línea ramificada en forma normalizada.

expresarse como

$$B_1 = \frac{1}{2}\Gamma_e + \frac{1}{2}\Gamma_o, \quad (4.11a)$$

$$B_2 = \frac{1}{2}T_e + \frac{1}{2}T_o, \quad (4.11b)$$

$$B_3 = \frac{1}{2}T_e - \frac{1}{2}T_o, \quad (4.11c)$$

$$B_4 = \frac{1}{2}\Gamma_e - \frac{1}{2}\Gamma_o, \quad (4.11d)$$

donde $\Gamma_{e,o}$ y $T_{e,o}$ son los coeficientes de reflexión y transmisión de modo par e impar para las redes de dos puertos de la Figura 4.4.

Primero consideremos el cálculo de Γ_e y T_e para el circuito de dos puertos de modo par. Esto puede hacerse mejor multiplicando las matrices $ABCD$ de cada componente en cascada en ese circuito, para dar

$$\begin{bmatrix} A & B \\ C & D \end{bmatrix}_e = \begin{bmatrix} 1 & 0 \\ j & 1 \end{bmatrix} \begin{bmatrix} 0 & j/\sqrt{2} \\ j\sqrt{2} & 0 \end{bmatrix} \begin{bmatrix} 1 & 0 \\ j & 1 \end{bmatrix} = \frac{1}{\sqrt{2}} \begin{bmatrix} -1 & j \\ j & -1 \end{bmatrix} \quad (4.12)$$

Derivación
 $Y=j$
 $\lambda/4$
Línea de
transmisión
Derivación
 $Y=j$




Figura 4.4: Descomposición del acoplador de línea ramificada en excitaciones de modo par e impar. (a) Modo par (e). (b) Modo impar (o).

donde las matrices individuales pueden encontrarse en tablas estándar, y la admitancia de los stubs en derivación de circuito abierto de $\lambda/8$ es $Y = j \tan \beta \ell = j$. Entonces se pueden usar tablas de conversión para convertir de parámetros $ABCD$ (definidos aquí con $Z_o = 1$) a parámetros S , que son equivalentes a los coeficientes de reflexión y transmisión. Así:

$$\Gamma_e = \frac{A + B - C - D}{A + B + C + D} = \frac{(-1 + j - j + 1)/\sqrt{2}}{(-1 + j + j - 1)/\sqrt{2}} = 0, \quad (4.13a)$$

$$T_e = \frac{2}{A + B + C + D} = \frac{2}{(-1 + j + j - 1)/\sqrt{2}} = \frac{-1}{\sqrt{2}}(1 + j). \quad (4.13b)$$

Similarmente, para el modo impar obtenemos

$$\begin{bmatrix} A & B \\ C & D \end{bmatrix}_o = \frac{1}{\sqrt{2}} \begin{bmatrix} 1 & j \\ j & 1 \end{bmatrix}, \quad (4.14)$$

lo que da los coeficientes de reflexión y transmisión como

$$\Gamma_o = 0, \quad (4.15a)$$

$$T_o = \frac{1}{\sqrt{2}}(1 - j). \quad (4.15b)$$

Usando las ecuaciones (4.13) y (4.15) en (4.11) da los siguientes resultados:

$$B_1 = 0 \quad (\text{el puerto 1 está adaptado}), \quad (4.16a)$$

$$B_2 = -\frac{j}{\sqrt{2}} \quad (\text{media potencia, desfase de } -90^\circ \text{ del puerto 1 al 2}), \quad (4.16b)$$

$$B_3 = -\frac{1}{\sqrt{2}} \quad (\text{media potencia, desfase de } -180^\circ \text{ del puerto 1 al 3}), \quad (4.16c)$$

$$B_4 = 0 \quad (\text{no hay potencia al puerto 4}). \quad (4.16d)$$

Estos resultados concuerdan con la primera fila y columna de la matriz de dispersión dada en la ecuación (4.10); los elementos restantes pueden encontrarse fácilmente por transposición. En la práctica, debido al requisito de longitud de cuarto de onda, el ancho de banda de un híbrido de línea ramificada está limitado al 10 %–20 %. Sin embargo, al igual que con los transformadores de adaptación multisección y los acopladores direccionales multiorificio, el ancho de banda de un híbrido de línea ramificada puede aumentarse a una década o más usando múltiples secciones en cascada. Además, el diseño básico puede modificarse para división de potencia desigual y/o diferentes impedancias características en los puertos de salida. Otro punto práctico a tener en cuenta es el hecho de que los efectos de discontinuidad en las uniones del acoplador de línea ramificada pueden requerir que los brazos en derivación se alarguen en 10°–20°.

5

Solución Propuesta

5.1. Redefinición del Alcance y Objetivos del Proyecto

Durante el transcurso del proyecto se identificaron una serie de restricciones de carácter económico, logístico y operativo que, en conjunto, tornaron inviable la ejecución del plan original en su totalidad. A continuación se describen los factores determinantes que motivaron la redefinición del alcance.

El plan original contempló el desarrollo de tres diseños de circuito impreso distintos: el amplificador de operación permanente en Clase AB, el amplificador de cresta en Clase C y los elementos pasivos de la topología Doherty. El costo unitario del transistor empleado, sumado a los costos de fabricación, envío y ensamblado de cada iteración de placa, representó una restricción económica significativa. Si bien las demoras asociadas al proceso de fabricación y envío desde el exterior fueron contempladas en la planificación original, la acumulación de estos tiempos a lo largo de tres iteraciones de fabricación habría comprometido seriamente el cronograma del proyecto. Adicionalmente, el ensamblado del primer circuito impreso fue realizado sin costo por parte de la empresa Outsource, beneficio que no podía garantizarse para las iteraciones subsiguientes, lo que introdujo una incertidumbre adicional tanto en los costos como en los plazos.

Desde el punto de vista del acceso a equipamiento de medición, el departamento de ingeniería electrónica de la facultad no contaba con el instrumental necesario para la caracterización de circuitos de radiofrecuencia a las frecuencias de trabajo consideradas en este proyecto. Para subsanar esta limitación se recurrió a la Comisión Nacional de Energía Atómica (CNEA) y a la Universidad Nacional de San Martín (UNSAM), instituciones donde se llevaron a cabo las mediciones. Sin embargo, el acceso a los equipos y a la ayuda por parte personal en dichas instituciones requirió coordinación anticipada y estuvo sujeto a la disponibilidad tanto de los integrantes del grupo como de las propias instituciones, lo que limitó no solo la frecuencia con que pudieron realizarse sesiones de medición, sino también el tiempo disponible dentro de cada sesión, dado que los equipos y los espacios de trabajo debieron compartirse con otras actividades propias de cada institución. Extender este esquema a la caracterización de tres diseños distintos habría requerido una cantidad y duración de sesiones de medición difícilmente compatible con los plazos disponibles.

En relación con los ensayos de irradiación contemplados en el anteproyecto, se presentaron dificultades para identificar una instalación experimental disponible cuyo tamaño de muestra

admisible fuera compatible con las dimensiones del primer circuito impreso fabricado, el cual resultó de dimensiones superiores a las previstas inicialmente. Esta incompatibilidad física, sumada a la complejidad logística asociada a la coordinación de turnos de irradiación, llevó a desestimar la realización de este ensayo dentro del alcance del presente trabajo.

Frente a este conjunto de restricciones, y considerando que los resultados obtenidos en la caracterización del amplificador Clase AB, según se detalla en la Sección 6, satisficieron en gran medida los objetivos de prestaciones establecidos en el anteproyecto, se tomó la decisión de redefinir el alcance del proyecto. El desarrollo quedó acotado al amplificador de potencia en Clase AB y al acoplador híbrido en cuadratura. El amplificador Clase AB constituyó por sí mismo un amplificador de potencia funcional que cumplió con gran parte de los requisitos de la misión, mientras que el acoplador híbrido representó una primera instancia de desarrollo que sentó las bases para una eventual continuación del trabajo hacia la implementación completa de la topología Doherty en el futuro. El ensayo de irradiación fue excluido del alcance actual, redirigiendo los esfuerzos hacia una caracterización experimental más exhaustiva de los parámetros del amplificador fabricado.

5.2. **Objetivo**

A partir del análisis comparativo de tecnologías semiconductoras desarrollado en la Sección 3 y de los criterios de diseño discutidos en la Sección 2, se propuso el desarrollo de un amplificador de potencia monoetapa, basado en el transistor GaN HEMT CGH40006S, polarizado en Clase AB y destinado a operar en banda S sobre la frecuencia de portadora establecida de 2,2 GHz para el enlace satelital de la misión CubeSat.

La elección de una topología de etapa única, en contraposición a una cadena de amplificación multietapa, se fundamentó en que la ganancia de pequeña señal característica del dispositivo seleccionado resulta suficiente para alcanzar la potencia de salida objetivo de la misión a partir de un nivel de excitación de entrada moderado, evitando así la complejidad adicional, el consumo de área de placa y los riesgos de estabilidad asociados al acoplamiento entre etapas sucesivas. Esta decisión es consistente con el criterio de simplicidad de implementación discutido al introducir la Clase AB como punto de polarización, dado que una topología de etapa única reduce significativamente el número de redes de adaptación de impedancia y de puntos de polarización independientes que deben diseñarse, simularse y ajustarse experimentalmente.

Esta cadena de decisiones de diseño no resulta arbitraria, sino que responde directamente a las restricciones impuestas por la plataforma CubeSat. La elección del GaN como tecnología semiconductor, fundamentada en la Sección 3 a partir de su elevada densidad de potencia y su figura de mérito de Johnson superior a la del silicio y el GaAs, permite alcanzar la potencia de salida requerida con un dispositivo de área reducida, minimizando la masa del disipador térmico necesario para mantener la temperatura de junta dentro de límites admisibles en un volumen acotado. La operación en Clase AB, justificada en la Sección 2 a partir del compromiso entre linealidad y eficiencia que impone el esquema de modulación M-PSK adoptado para el enlace, se complementa con la selección puntual del CGH40006S, dispositivo cuya tensión de alimentación nominal de drain (28 V) resulta compatible con los niveles de tensión típicamente disponibles en el bus de potencia de una plataforma nanosatelital, evitando la necesidad de una etapa de conversión de tensión adicional dedicada exclusivamente al subsistema de radiofrecuencia. El consumo de potencia continua resultante, de aproximadamente 2,8 W considerando la polarización nominal de drain y el consumo adicional de la polarización de gate, debe contemplarse dentro del presupuesto energético total disponible para la plataforma, el

cual se encuentra acotado por la capacidad de generación fotovoltaica y de almacenamiento del sistema de potencia del CubeSat.

La validación de esta propuesta de diseño no se limita a la verificación mediante simulación de circuitos, sino que contempla la fabricación y caracterización experimental de un prototipo físico del amplificador, cuyos resultados de medición se presentan en una sección dedicada. Adicionalmente, dado que la potencia de salida de 1 W constituye un requisito derivado del balance de enlace satelital y no un valor arbitrario, se realizaron mediciones de radioenlace sobre el prototipo fabricado con el objetivo de determinar experimentalmente la tasa de bits máxima sostenible para los distintos esquemas de modulación M-PSK considerados, cerrando de esta manera el ciclo de diseño entre la especificación de la misión y el desempeño real del hardware desarrollado.

El desarrollo completo del amplificador, desde la etapa de diseño asistido por simulación hasta la fabricación y caracterización experimental del prototipo, se describe en las subsecciones siguientes. La Tabla 5.1 resume las especificaciones objetivo establecidas para el diseño, derivadas de los requerimientos de la misión y del balance de enlace satelital desarrollado en la Sección 5.8.

Cuadro 5.1: Especificaciones objetivo del amplificador de potencia.

Parámetro	Valor Objetivo	Unidad
Frecuencia central (f_0)	2,2	GHz
BW ($S_{11} < -10$ dB)	≥ 30	MHz
P_{out}	≥ 1	W
Ganancia de pequeña señal (S_{21})	XX	dB
PAE	$\geq XX$	%
OIP3	$\geq XX$	dBm
Factor de estabilidad (μ)	> 1 (incond.)	—

5.3. Topología Propuesta

La Figura 5.1 presenta el diagrama en bloques de la topología propuesta para el amplificador. La señal de entrada de radiofrecuencia ingresa a través de un filtro pasaaltos (HPF), seguido de una red bias tee que inyecta la polarización de gate ($-2,6$ V, 7 mA) sin interferir con la trayectoria de la señal de RF, y de una red de estabilidad resistivo-capacitiva conectada en paralelo, dispuesta para extender la estabilidad incondicional del transistor hacia frecuencias por debajo de la banda de operación. A continuación, el transistor CGH40006S amplifica la señal, entregándola a un bloque de salida que integra de manera conjunta la adaptación de impedancia, el filtrado y la inyección de la polarización de drain (28 V, 100 mA) mediante un filtro pasaaltos y una bias tee análogos a los de la entrada, antes de entregar la señal amplificada a la carga de 50Ω .




Figura 5.1: Diagrama en bloques de la topología propuesta para el amplificador de potencia.

5.4. Transistor Seleccionado

El transistor seleccionado para el diseño del amplificador de potencia fue el CGH40006S, un GaN HEMT discreto fabricado originalmente por Cree y comercializado actualmente por MACOM, encapsulado en formato de montaje superficial. La selección de este dispositivo se fundamentó en los siguientes criterios:

1. **Especificaciones eléctricas adecuadas a la aplicación:** el dispositivo entrega una potencia de salida en el punto de compresión de 1 dB de aproximadamente 37,5 dBm a 2 GHz, con una ganancia de pequeña señal del orden de 20 dB y una eficiencia de potencia añadida cercana al 60 %, valores que exceden ampliamente el requisito de 1 W (30 dBm) de salida establecido para la misión, lo que otorga margen de diseño respecto del punto de compresión [MACOM Technology Solutions, 2025](#).
2. **Disponibilidad de modelo no lineal del fabricante:** MACOM provee un modelo no lineal del CGH40006S compatible con entornos de simulación de circuitos de microondas, lo que permitió realizar simulaciones de gran señal del amplificador (compresión de potencia, distorsión de intermodulación, estabilidad) previas a la fabricación del prototipo físico, reduciendo el riesgo de iteraciones costosas en hardware.
3. **Costo moderado dentro del segmento de GaN HEMT discretos:** al momento de redacción de este trabajo, el costo unitario del dispositivo se ubica en torno a los 75 USD, valor que se considera moderado para el segmento de transistores GaN HEMT discretos orientados a aplicaciones profesionales y aeroespaciales, en contraste con soluciones de mayor integración como los circuitos monolíticos de microondas (MMIC), cuyo costo y plazo de adquisición suelen ser sustancialmente mayores.
4. **Aplicabilidad directa al proyecto:** la combinación de tensión de operación nominal de 28 V, compatible con los niveles de alimentación disponibles en la plataforma, y ganancia suficiente para alcanzar la potencia de salida objetivo con una única etapa de amplificación, simplificó la topología del circuito respecto de alternativas que hubiesen requerido múltiples etapas en cascada.

5.5. Metodología de Diseño y Simulación

El diseño y la simulación del circuito se realizaron mediante el entorno Advanced Design System (ADS) de Keysight, empleando una biblioteca de modelos reales de componentes de montaje superficial (SMD) provista por los fabricantes correspondientes, en lugar de modelos ideales de elementos discretos. Sobre el esquemático de simulación se ejecutaron rutinas de optimización numérica para ajustar el ancho y el largo de las líneas de transmisión que conforman

las redes de adaptación de entrada y de salida, hasta alcanzar las condiciones de adaptación de impedancia y de desempeño de gran señal requeridas en la frecuencia de operación.

A partir del esquemático optimizado se llevaron a cabo las siguientes simulaciones, cada una orientada a verificar un aspecto particular del comportamiento del amplificador:

- **Parámetros S:** para caracterizar el comportamiento de pequeña señal del circuito completo, incluyendo las redes de adaptación, y verificar las condiciones de ganancia y de adaptación de impedancia en la banda de interés.
- **Estabilidad en entrada y en salida:** para verificar, mediante el factor μ , definido en la Sección 2, que el circuito completo se mantiene incondicionalmente estable tanto en la banda de operación como en frecuencias adyacentes, dado que las redes de adaptación y de polarización pueden introducir regiones de inestabilidad no presentes en el transistor.
- **Load-pull:** para determinar la impedancia de carga óptima en el plano de Smith que maximiza simultáneamente la potencia de salida y la eficiencia del dispositivo, según se detalla más adelante en esta subsección. Adicionalmente, el software de simulación determina un valor adecuado para la impedancia de entrada que se complemente con el de carga.
- **Balance armónico (*harmonic balance*) y contenido armónico:** para evaluar el comportamiento del circuito en régimen de gran señal en estado estacionario, obteniendo las curvas de compresión de potencia, ganancia, PAE y eficiencia de drain en función de la potencia de entrada, así como el nivel relativo de las componentes armónicas generadas por la no linealidad del transistor.
- **Transitorio en el dominio temporal:** para observar directamente las formas de onda de tensión y corriente en los terminales del transistor y en la carga adaptada a lo largo del ciclo de la señal, contrastando dichas formas de onda con el modelo de ángulo de conducción desarrollado en la Sección 2.

Adicionalmente, se empleó el entorno de simulación electromagnética de campos High Frequency Structure Simulator (HFSS), también de Keysight, para verificar mediante simulación de onda completa el comportamiento de las estructuras de microstrip críticas del diseño, en particular en aquellas geometrías donde los efectos electromagnéticos parásitos no resultan adecuadamente capturados por los modelos analíticos de línea de transmisión empleados en el esquemático de ADS.

Simulación de load-pull. El *load-pull* es una técnica de caracterización de gran señal mediante la cual se barre sistemáticamente la impedancia de carga presentada al puerto de salida del transistor, mientras se mantiene fijo el nivel de excitación de entrada, registrando en cada punto del barrido el desempeño resultante del dispositivo. A diferencia de la adaptación conjugada empleada en pequeña señal, en la cual la impedancia óptima de carga se determina únicamente a partir de los parámetros S_{22} del dispositivo, en gran señal la impedancia que maximiza la potencia de salida y la impedancia que maximiza la eficiencia no necesariamente coinciden entre sí ni con la impedancia conjugada de pequeña señal, debido a las no linealidades del transistor en la región de operación de interés.

El barrido de impedancias se realizó dentro de ADS utilizando el modelo no lineal del CGH40006S provisto por el fabricante, obteniendo como resultado un conjunto de contornos de potencia de salida constante (P_{out}) y de eficiencia de potencia añadida constante (PAE) trazados sobre el diagrama de Smith. Las intersecciones de estos contornos permitieron seleccionar una impedancia de carga de diseño como un compromiso entre ambos criterios, priorizando la región del plano de Smith donde ambas magnitudes se mantienen simultáneamente próxi-

mas a sus valores máximos, en lugar de optimizar exclusivamente alguna de las dos de forma aislada.

5.6. Metodología de Diseño de PCB

El diseño del circuito impreso (PCB) se realizó en el entorno Altium Designer, a partir de los modelos de las líneas de transmisión previamente dimensionadas y optimizadas en ADS, los cuales se exportaron y trasladaron al layout de la placa. Sobre dicho layout se incorporaron las vías de masa requeridas para garantizar la continuidad del plano de referencia y se configuró la estructura de capas (*stackup*) de la placa de acuerdo con el proceso de fabricación JLC04161H-7628 del fabricante JLCPCB, una estructura de cuatro capas en sustrato FR4. La elección de este proceso específico se fundamentó en que ofrece impedancia controlada de $50\ \Omega$ como servicio estándar del fabricante, y en que había sido previamente empleado en proyectos previos con buenos resultados, lo cual permitió reutilizar parámetros de diseño y de fabricación ya validados experimentalmente con anterioridad. La Tabla 5.2 detalla la estructura de capas resultante.

El diseño del layout de RF incorporó un conjunto de criterios y prácticas recomendadas para minimizar las pérdidas y las desadaptaciones parásitas inherentes a la implementación física del circuito:

- Los caminos de señal de radiofrecuencia se trazaron de la forma más rectilínea posible, evitando curvas y quiebres innecesarios que pudieran introducir desadaptaciones de impedancia.
- La separación entre pistas de señal, y entre pistas y el plano de masa adyacente, se estableció en al menos cinco veces el espesor del dieléctrico correspondiente, con el objetivo de evitar acoplamiento electromagnético indeseado entre conductores próximos.
- Las distancias entre vías de masa se mantuvieron por debajo de $\lambda/10$ en la frecuencia de operación, con el objetivo de evitar la aparición de acoplamiento parásito entre vías adyacentes, y se emplearon múltiples vías en paralelo en los puntos críticos de conexión a masa con el fin de reducir la inductancia parásita asociada.
- Se prestó especial atención al acople de masa en dos zonas consideradas críticas para el correcto funcionamiento del circuito: el conector SMA, cuyo estándar de conexión exige un acople de masa adecuado para garantizar la continuidad de la referencia entre el conector y la placa, y la masa del transistor, dado que un acople deficiente en este punto incrementa la inductancia parásita de source y degrada tanto la ganancia como la estabilidad del dispositivo.
- Las líneas de transmisión que no requerían un valor de impedancia específico para el

Cuadro 5.2: *PCB Stackup*

Capa	Permitividad Relativa (Dk)	Espesor
Top	Copper	0.035mm
Prepreg	4.4	0.21040mm
Inner L2	Copper	0.0152mm
Core	4.6	1.065mm
Inner L3	Copper	0.0152mm
Prepreg	4.4	0.21040mm
Bottom	Copper	0.035mm

funcionamiento del circuito se diseñaron con impedancia característica de $50\ \Omega$, manteniendo consistencia con la impedancia de referencia del sistema y de los instrumentos de medición.

- El orden de montaje de los capacitores de filtrado de las fuentes de polarización se estableció de acuerdo con su valor de capacitancia, ubicando el capacitor de mayor valor más próximo a la fuente de alimentación, dado que su frecuencia de autorresonancia resulta más baja que la de los capacitores de menor valor, los cuales se ubicaron progresivamente más cerca del transistor para filtrar las componentes de mayor frecuencia.

Dado que el diseño correspondía a una primera versión de desarrollo, y considerando la disponibilidad limitada de únicamente dos unidades del transistor para la totalidad del proyecto, el layout se concibió con el objetivo de habilitar la mayor cantidad posible de mediciones y ajustes experimentales sobre la misma placa fabricada. Con este fin, se incorporaron *pads* adicionales sin conexión eléctrica que permiten, en caso de ser necesario, extender la longitud de los *stubs* de las redes de adaptación (Figura 5.2) o modificar el ancho de las líneas de transmisión (Figura 5.3) mediante la incorporación manual de puentes de soldadura, sin requerir una nueva iteración completa de fabricación de la placa.




Figura 5.2: Pads adicionales incorporados para permitir la extensión de la longitud de los stubs de adaptación, en caso de requerirse ajuste experimental.




Figura 5.3: Pads adicionales incorporados para permitir la modificación del ancho de las líneas de transmisión, en caso de requerirse ajuste experimental.

Una vez finalizada la etapa de diseño del layout, se realizó una consulta con el docente Carlos Navarro con el objetivo de obtener una revisión externa del diseño. Si bien dicha revisión no constituyó un análisis exhaustivo del circuito, permitió confirmar que los criterios de diseño adoptados, así como los valores de tolerancia de tensión considerados, se encontraban dentro de las prácticas recomendadas para este tipo de circuitos de radiofrecuencia, y resultó de utilidad para resolver dudas puntuales surgidas durante el proceso de diseño.

Finalmente, se solicitó la fabricación de la placa junto con un stencil, con el objetivo de enviar el ensamblado de los componentes de montaje superficial a una empresa de servicios de soldadura.

5.7. Metodología de Medición

Para validar experimentalmente el diseño propuesto, se llevó a cabo un conjunto de mediciones que abarcan el comportamiento de pequeña señal, el desempeño de potencia en gran señal y la caracterización no lineal del amplificador. Debido a la falta de equipamiento disponible en la universidad para realizar mediciones de armónicos o frecuencias superiores a los 3 GHz, no fue posible llevar a cabo la totalidad de las mediciones dentro de las instalaciones de la institución. Por este motivo, se recurrió a la colaboración de ayudantes de cátedra que se desempeñan profesionalmente en la Comisión Nacional de Energía Atómica (CNEA), quienes facilitaron el acceso a los equipos necesarios y asistieron durante las mediciones de parámetros de dispersión, potencia de salida y OIP3, principalmente mediante el uso del PNA y el sensor de potencia disponibles en dicha institución. Esta colaboración estuvo a cargo del Dr. Manuel García Redondo y el Dr. Matías Hampel. Las mediciones de distorsión armónica, por su parte, se realizaron en las instalaciones de la Universidad Nacional de San Martín (UNSAM), con la asistencia del Ing. Sanca. Cada medición requirió un setup dedicado, descrito en las siguientes subsecciones.

Medición de Parámetros de Dispersión

Los parámetros de dispersión se midieron con el objetivo de validar el diseño de las redes de adaptación y caracterizar el comportamiento de pequeña señal del amplificador. Se empleó

un analizador de redes vectorial (VNA) Keysight N5242B PNA-X, calibrado mediante el método TOSM con un kit de calibración Keysight 85052B. En el puerto de salida se insertaron en cascada un atenuador de 20 dB y otro de 10 dB con el fin de proteger el receptor del VNA frente a los niveles de potencia elevados presentes a la salida del amplificador. En consecuencia, únicamente se reportan los parámetros S_{21} y S_{11} , dado que la presencia del atenuador en el puerto de salida impide una medición confiable de los parámetros que involucran la reflexión hacia dicho puerto. El valor medido de S_{21} fue corregido sumando el valor nominal del atenuador.

Medición de Potencia de Salida

Se realizó una medición de potencia de salida con el fin de caracterizar el comportamiento de gran señal del amplificador. Dado que el dispositivo bajo prueba requiere niveles de excitación superiores a la potencia de salida que el VNA es capaz de entregar, se insertó un amplificador driver Mini-Circuits ZX60-83LN12+ entre la fuente de señal del Keysight N5242B y el amplificador de potencia bajo prueba. La potencia de salida se midió con un sensor de potencia Keysight U8485A, precedido por un atenuador de 20 dB y un atenuador de 10 dB. La potencia de entrada se barrió en pasos de 2,5 dBm a la frecuencia nominal de operación de 2,2 GHz. Los valores obtenidos mediante esta medición se emplearon para determinar la ganancia y el punto de compresión de 1 dB del amplificador.

Dado que el amplificador driver ingresa en compresión dentro del rango de medición, el punto de compresión de 1 dB del dispositivo bajo prueba no puede obtenerse de forma directa a partir de la curva de potencia de salida medida. Por este motivo, se aplicó la expresión de compresión en cascada de la ecuación (5.1), que refiere la compresión de cada etapa a la entrada del sistema y combina sus contribuciones ponderadas inversamente por la ganancia de las etapas precedentes

$$\frac{1}{P_{1dB,sys}} = \frac{1}{G_2 \cdots G_N P_{1dB,1}} + \frac{1}{G_3 \cdots G_N P_{1dB,2}} + \cdots + \frac{1}{P_{1dB,N}} \quad (5.1)$$

Medición de Distorsión Armónica

Debido a la no linealidad intrínseca de todo dispositivo activo, sumada a la clase de operación en la que se polariza el amplificador, las etapas de potencia generan distorsión armónica que degrada la pureza espectral de la señal y puede provocar interferencia fuera de banda. Para caracterizar este comportamiento, se midieron el segundo y el tercer armónico utilizando un generador de señal Siglent SSG3032X-IQE como fuente de excitación de onda continua a 2,2 GHz y un analizador de espectro Keysight N9322C a la salida. Se colocó un atenuador de 20 dB en la entrada del analizador con fines de protección. La potencia de entrada se barrió desde 0 dBm hasta 20 dBm en pasos de 5 dBm.

Medición de OIP3

El punto de intercepción de tercer orden a la salida (OIP3) se obtuvo mediante la aplicación de software "IMD Sweep" (S93087B IMD) del VNA Keysight N5242B PNA-X. De forma análoga a la medición de potencia de salida, se incorporó el amplificador driver Mini-Circuits ZX60-83LN12+ entre la fuente de señal del VNA y el dispositivo bajo prueba, con el fin de capturar adecuadamente los efectos de gran señal. Asimismo, se agregaron dos atenuadores de 20 dB y 10 dB a la salida del dispositivo bajo prueba para proteger los puertos del VNA. La

separación de frecuencia entre los dos tonos se fijó en 10 MHz, con una potencia de cada tono de $P_{in} = -5$ dBm.

5.8. Cálculo de Radioenlace Satelital

El análisis y diseño del sistema de comunicaciones para la misión CubeSat requiere la formulación de un calculo de radioenlace o *link budget*, herramienta analítica que permite cuantificar la potencia de la señal a lo largo de todo el trayecto de transmisión y comparar el nivel de señal recibido contra el umbral mínimo necesario para satisfacer la tasa de error de bit (*bit error rate*, BER) requerida por la misión.

El análisis se fundamenta en la evaluación de la densidad de flujo de potencia y las propiedades del medio físico de propagación, como fue propuesto for Friis [REF. FRIIS]: una antena transmisora que radia una potencia P_t con una ganancia de directividad G_t produce, a una distancia d , una densidad de flujo de potencia S dada por:

$$S = \frac{P_t G_t}{4\pi d^2} = \frac{\text{EIRP}}{4\pi d^2} \quad (5.2)$$

donde EIRP representa la potencia isotrópica radiada equivalente y constituye, en términos del receptor, una cantidad equivalente a la de una fuente isotrópica ideal que produce la misma densidad de flujo en la dirección considerada. En un escenario real, la potencia entregada a la antena se ve degradada por las pérdidas mecánicas y dieléctricas en las líneas de transmisión intermedias entre el amplificador de potencia desarrollado y el puerto de alimentación de la antena, de modo que, expresado logarítmicamente, el EIRP se calcula como:

$$\text{EIRP [dBW]} = P_t [\text{dBW}] - L_{tx} [\text{dB}] + G_{tx} [\text{dBi}] \quad (5.3)$$

aquí L_{tx} representa las pérdidas de conducción del transmisor y G_{tx} la ganancia de la antena del satélite. La potencia captada por el receptor, en este caso la estación terrena, depende de la apertura efectiva de su antena receptora (A_e), la cual está intrínsecamente ligada a su ganancia de directividad G_{rx} y a la longitud de onda de la portadora λ mediante la relación geométrica:

$$A_e = \frac{G_{rx} \lambda^2}{4\pi} \quad (5.4)$$

de manera que la potencia disponible en los terminales del receptor (P_r) toma la forma de la ecuación de transferencia de Friis:

$$P_r = S A_e = P_t G_t G_{rx} \left(\frac{\lambda}{4\pi d} \right)^2 \quad (5.5)$$

Al invertir el término entre paréntesis elevado al cuadrado en (5.5), se obtiene lo que se define como la pérdida de espacio libre (*free space-path loss*, FSPL), magnitud que corresponde formalmente a una ganancia menor a la unidad y representa la atenuación debida a la expansión del frente de onda en el espacio sin involucrar disipación física de energía, que responde a:

$$L_{FSPL} [\text{dB}] = 20 \log_{10} \left(\frac{4\pi d}{\lambda} \right) \quad (5.6)$$

A diferencia de los enlaces terrestres fijos, la distancia D en una órbita terrestre baja (LEO) es dinámicamente dependiente del ángulo de elevación de la antena (ϵ) orientado hacia el satélite desde la estación terrena. Un modelo ilustrativo que ayuda a calcular esta distancia se presenta en la Fig.5.4, donde C es el centro de la tierra, A la posición de la antena en la superficie terrestre, S la posición del satélite en órbita a una altura h y R_E es el radio terrestre medio (6378 km).




Figura 5.4: Modelo matemático para el cálculo de la distancia D en función del ángulo de elevación ϵ .

Utilizando la ley de los cosenos sobre la geometría esférica de la Tierra, la distancia del enlace se modela rigurosamente como:

$$(R_E + h)^2 = R_E^2 + D^2 - 2 R_E D \cos(\epsilon + \pi/2) \quad (5.7)$$

Reemplazando $\cos(\epsilon + \pi/2)$ por $-\sin(\epsilon)$, luego resolviendo la ecuación cuadrática para la variable D y operando matemáticamente se obtiene la expresión:

$$D(\epsilon) = \sqrt{(R_E + h)^2 - (R_E \cos \epsilon)^2} - R_E \sin \epsilon \quad (5.8)$$

Como las pérdidas de espacio libre no contemplan efectos disipativos, se deben incluir en el balance de potencias las pérdidas debidas a la atmósfera y las deficiencias mecánicas de apuntamiento de las antenas, factores que, a diferencia de la FSPL, corresponden a pérdidas resistivas reales del trayecto y que se consolidan en la pérdida total de trayecto (L_{path}):

$$L_{path}(\epsilon) [\text{dB}] = L_{FSL}(\epsilon) + L_{point} + L_{atm} \quad (5.9)$$

Consecuentemente, el nivel de señal recibida (*received signal level*, RSL) en función del ángulo de elevación, análogo a la diferencia entre el EIRP y la pérdida total de trayecto corregida por la ganancia neta de recepción, se determina mediante:

$$\text{RSL}(\epsilon) [\text{dBW}] = \text{EIRP} - L_{path}(\epsilon) + G_{rx} - L_{rx} \quad (5.10)$$

5.8.1. Modelado del Ruido y Calidad del Enlace

La viabilidad del enlace digital no se limita a la amplitud de la portadora recibida, sino a su relación respecto a la densidad espectral de potencia de ruido térmico presente en el sistema (N_0), modelado como ruido blanco gaussiano aditivo. En sistemas terrestres, este ruido suele caracterizarse mediante la figura de ruido del receptor referida a una temperatura estándar de 290 K, sin embargo, en estaciones terrenas de comunicaciones satelitales la antena recibe directamente el ruido de cielo, sustancialmente menor a 290 K, por lo cual resulta más preciso emplear una temperatura total de sistema en lugar de una figura de ruido equivalente. Bajo este criterio, la temperatura total de ruido del sistema receptor (T_{sys}) se descompone aditivamente de acuerdo con el teorema de uniones en cascada, simplificado para los componentes críticos del segmento terreno:

$$T_{sys} = T_{ant} + T_{LNA} \quad (5.11)$$

donde T_{ant} es la temperatura de ruido equivalente de la antena, que captura la radiación de fondo cósmico y el ruido térmico terrestre captado por los lóbulos secundarios, y T_{LNA} es la temperatura de ruido efectiva referida a la entrada del amplificador de bajo ruido. La densidad espectral de ruido resultante se expresa logarítmicamente como:

$$N_0 \text{ [dBW/Hz]} = k_{dB} + 10 \log_{10}(T_{sys}) \quad (5.12)$$

donde $k_{dB} = -228,6 \text{ dBW/(K}\cdot\text{Hz)}$ es la expresión logarítmica de la constante de Boltzmann.

La evaluación final del desempeño del enlace digital requiere la determinación de la relación entre energía de bit disponible y densidad espectral de ruido (E_b/N_0), la cual se obtiene dividiendo la potencia de señal por la tasa de bits para obtener la energía por bit ($E_b = S/R_b$) y la potencia de ruido total por el ancho de banda equivalente para obtener la densidad espectral ($N_0 = N/B$), de modo que $E_b/N_0 = (S/N)(B/R_b)$. En términos del balance de enlace ya formulado, esta relación disponible en función del ángulo de elevación se expresa como:

$$\frac{E_b}{N_0}(\epsilon) \text{ [dB]} = \text{RSL}(\epsilon) - N_0 - 10 \log_{10}(R_b) \quad (5.13)$$

donde el único parámetro de la cadena de transmisión digital que interviene en la ecuación es la tasa de bits R_b , con independencia de cómo esta haya sido determinada. En sistemas con asignación espectral rígida, R_b no constituye un parámetro libre sino una cantidad derivada del ancho de banda ocupado (BW) y de las características del esquema de modulación. La tasa de símbolos (*symbol rate*, R_s) en baudios se deduce a partir del factor de roll-off α del filtro de coseno realzado empleado para conformar el espectro, dado que la relación entre el ancho de banda ocupado y la tasa de símbolos para este tipo de filtrado responde a:

$$R_s = \frac{BW}{1 + \alpha} \quad (5.14)$$

A partir de la eficiencia espectral del esquema de modulación lineal M-PSK implementado, la tasa de bits efectiva queda determinada por la cantidad de bits por símbolo ($\log_2 M$):

$$R_b = R_s \log_2(M) = \frac{BW}{1 + \alpha} \log_2(M) \quad (5.15)$$

de modo que, bajo un ancho de banda constante, el aumento en el orden de la modulación M incrementa la tasa de transmisión a costa de una reducción proporcional en el E_b/N_0 disponible por bit, según se desprende de sustituir (5.15) en (5.13).

El valor de $[E_b/N_0]_{req}$ que interviene en el criterio de cierre del enlace no es un parámetro arbitrario, sino que depende exclusivamente de dos factores: el esquema de modulación digital empleado y la tasa de error de bit (BER) objetivo de la misión. Esta dependencia se establece a través de la función de error complementaria gaussiana, comúnmente expresada mediante la función $Q(z)$, que es la herramienta analítica para poder vincular la relación señal a ruido disponible con la probabilidad de error de detección en presencia de ruido.

$$Q(z) = \frac{2}{\sqrt{\pi}} \int_z^{\infty} e^{-t^2} dt \quad (5.16)$$

Para un esquema de modulación M-PSK, sujeto a detección coherente sobre un canal AWGN, la tasa de error de bit puede aproximarse en función de E_b/N_0 mediante:

$$\text{BER} \approx \frac{2}{\log_2(M)} Q\left(\sqrt{2 \log_2(M)} \sin\left(\frac{\pi}{M}\right) \sqrt{\frac{E_b}{N_0}}\right) \quad (5.17)$$

expresión que, al ser invertida numéricamente para una BER objetivo preestablecida, permite obtener el valor de $[E_b/N_0]_{req}$ correspondiente a cada orden de modulación M . De esta manera, modulaciones de mayor orden, que ofrecen una mayor eficiencia espectral al transmitir más bits por símbolo, exigen simultáneamente una relación E_b/N_0 más elevada para sostener la misma tasa de error, lo cual constituye el compromiso fundamental entre velocidad de transmisión y robustez frente al ruido que se evalúa a lo largo de este balance de enlace.

Para asegurar la robustez del enlace ante desvanecimientos repentinos o imprecisiones, el margen operativo instantáneo $M_{arg}(\epsilon)$ frente al requerimiento teórico de la modulación empleada ($[E_b/N_0]_{req}$) debe superar un umbral mínimo preestablecido (M_{min}):

$$M_{arg}(\epsilon) = \frac{E_b}{N_0}(\epsilon) - [E_b/N_0]_{req} \geq M_{min} \quad (5.18)$$

El cumplimiento de esta desigualdad define analíticamente el ángulo de elevación mínimo de visibilidad operativa ϵ_{min} , por debajo del cual el enlace se considera no viable para la comunicación con la modulación correspondiente.

5.9. Implementación Computacional y Simulación

Con el propósito de validar los rangos de operación del amplificador de potencia diseñado y determinar los límites físicos de la comunicación, se desarrollaron dos herramientas en lenguaje Python que implementan las ecuaciones (5.3) a (5.18), utilizando interfaces gráficas interactivas basadas en la biblioteca *Tkinter* e integración de cálculo numérico vectorizado con *NumPy* y visualización mediante *Matplotlib*.

El primer programa desarrollado (`link_budget.py`) evalúa la viabilidad del enlace fijando una tasa de bits (*bit rate*) analítica única y configurable para todo el sistema. El *script* barre el vector de ángulos de elevación $\epsilon \in [0^\circ, 90^\circ]$ y calcula, mediante la ecuación (5.13), una única curva de E_b/N_0 disponible en función de la elevación; dado que la tasa de bits es común a todo el sistema, esta misma curva se contrasta simultáneamente contra los tres umbrales requeridos ($[E_b/N_0]_{req}$ de QPSK, 8-PSK y 16-PSK), determinando para cada modulación el primer índice angular que satisface el criterio de cierre de la ecuación (5.18).

El segundo programa (`link_budget_bw.py`) refina el análisis adaptándolo a las limitaciones físicas de canalización del transceptor. Este algoritmo toma como variables de entrada el ancho de banda ocupado en radiofrecuencia (BW) y el factor de roll-off del filtro (α), a partir de

los cuales calcula una tasa de símbolos común mediante la ecuación (5.14) y, posteriormente, deriva una tasa de bits específica para cada esquema de modulación multiplicando dicha tasa de símbolos por la cantidad de bits por símbolo correspondiente (2 para QPSK, 3 para 8-PSK y 4 para 16-PSK), de acuerdo con la ecuación (5.15). A diferencia del primer *script*, en este caso cada modulación posee su propia tasa de bits efectiva y, en consecuencia, su propia curva de E_b/N_0 disponible en función de la elevación, calculada de forma independiente mediante la ecuación (??); el resultado son tres curvas diferenciadas, y no una curva única contrastada contra tres umbrales, lo cual modela fielmente el compromiso entre el orden de la modulación, la velocidad de transmisión resultante y la degradación del margen disponible frente al ruido térmico.

Los parámetros de simulación nominales cargados por defecto en ambas herramientas informáticas, representativos de la arquitectura física del CubeSat y el segmento terreno en banda S, se consolidan en la Tabla 5.3.

Cuadro 5.3: Parámetros de diseño y simulación empleados en los scripts de cálculo de radioenlace.

Parámetro del Sistema	Símbolo	Valor	Unidad
Frecuencia de Operación	f	2,2	GHz
Radio de la Órbita Satelital	h_{orb}	600	km
Ancho de Banda de Canal	BW	10,0	MHz
Factor de Roll-off del Filtro	α	0,35	—
Tasa de Bits de Referencia	R_b	500	kbps
Potencia de Salida del Transmisor	P_t	0,0	dBW
Pérdidas en la Línea del Transmisor	L_{tx}	1,0	dB
Ganancia de la Antena Transmisora	G_{tx}	5,0	dBi
Pérdidas por Apuntamiento de Antena	L_{point}	1,0	dB
Pérdidas por Atenuación Atmosférica	L_{atm}	1,0	dB
Ganancia de la Antena Receptora	G_{rx}	25,0	dBi
Pérdidas en el Sistema Receptor	L_{rx}	1,0	dB
Temperatura de Antena	T_{ant}	55	K
Temperatura de Ruido del LNA	T_{LNA}	120	K
Margen Establecido	M_{min}	1,0	dB

A continuación, las Figuras 5.5 y 5.6 ilustran las curvas de desempeño obtenidas mediante las interfaces gráficas implementadas para cada una de las metodologías analizadas.

Figura 5.5: Curva de E_b/N_0 disponible frente a elevación para una tasa de bits constante ($R_b = 500$ kbps) generada por el script *link_budget.py*.

Figura 5.6: Curvas diferenciadas de E_b/N_0 disponible por modulación para un ancho de banda fijo ($BW = 10$ MHz) generadas por el script *link_budget_bw.py*.

6

Resultados, Mediciones y Verificación

6.1. Parámetros de Dispersión Medidos

Las Figuras 6.1 y 6.2 presentan los parámetros S_{11} y S_{21} simulados y medidos, respectivamente, en el rango de DC a 5 GHz. En la respuesta medida se identificó una resonancia fuera de la banda de interés. Esta característica no fue predicha por el modelo de simulación original y se atribuye a efectos parásitos del layout de la placa y del empaquetado de los componentes que no fueron completamente capturados en el modelo inicial.




Figura 6.1: Comparación entre el S_{11} simulado (línea punteada) y medido (línea sólida) del amplificador de potencia fabricado.




Figura 6.2: Comparación entre el S_{21} simulado (línea punteada) y medido (línea sólida) del amplificador de potencia fabricado.

La frecuencia central medida es de 2,11 GHz, lo que corresponde a un desplazamiento de 90 MHz respecto del objetivo de diseño de 2,2 GHz. Este desplazamiento se atribuye a la inductancia equivalente serie (ESL) de las resistencias de la red de estabilidad, no contemplada en el modelo original. Al incorporar una ESL de 0,5 nH por resistencia, valor consistente con datos publicados para resistencias de película fina en encapsulado 0603 [Vishay Intertechnology, Inc., 2006](#), la frecuencia central simulada queda en concordancia con la medición. El comportamiento general de pequeña señal resulta consistente con la intención de diseño.

6.2. Extracción del P1dB

El punto de compresión de ganancia de 1 dB (P1dB) constituye una figura de mérito clave para amplificadores de potencia, definido como el nivel de potencia de entrada en el cual la potencia de salida se desvía 1 dB respecto de la respuesta lineal de pequeña señal extrapolada. Este punto delimita el límite de la región de operación lineal del amplificador [Pozar, 2012](#).

La Figura 6.3 muestra la potencia de salida medida en función de la potencia de entrada para la cadena completa de medición, compuesta por el amplificador driver y el amplificador bajo prueba. Dado que el amplificador driver ingresa en compresión dentro del rango de medición, el P1dB del dispositivo bajo prueba no puede leerse directamente de la curva de potencia de salida medida. Por este motivo, se aplicó la expresión de compresión en cascada de la ecuación (5.1), presentada en la sección de metodología, que refiere la compresión de cada etapa a la entrada del sistema y combina sus contribuciones ponderadas inversamente por la ganancia de las etapas precedentes. El P1dB del amplificador bajo prueba se extrajo resolviendo esta expresión a partir de la ganancia y los valores de compresión conocidos de la etapa driver, obteniéndose un P1dB de 30,3 dBm a una frecuencia de operación de 2,2 GHz.




Figura 6.3: Potencia de salida medida (azul) y ganancia (naranja) en función de la potencia de entrada para la cadena driver-DUT. La línea punteada gris representa la característica de transferencia lineal ideal obtenida de la extrapolación de ganancia de pequeña señal.

6.3. Ganancia, Eficiencia de Drain y Ancho de Banda

6.3.1. Ganancia

La ganancia de pequeña señal del amplificador se extrajo a partir de la cadena de medición de potencia. La potencia de entrada y de salida en los terminales del amplificador se calcularon como

$$P_{in,PA} = P_{in,sys} + G_{driver} \quad (6.1)$$

$$P_{out,PA} = P_{out,sys} + |A_{att}| \quad (6.2)$$

donde $P_{in,sys}$ es la potencia de entrada del sistema, G_{driver} es la ganancia de la etapa driver, $P_{out,sys}$ es la potencia de salida medida del sistema y $|A_{att}|$ es la atenuación total de la cadena de atenuadores, con todas las magnitudes expresadas en dBm y dB respectivamente. La ganancia se calculó entonces como

$$G = P_{out,PA} - P_{in,PA} \quad (6.3)$$

Se obtuvo una ganancia de pequeña señal de 13,26 dB.

6.3.2. Eficiencia de Drain

La eficiencia de drain (η_D) se evaluó en el punto de medición más cercano al punto de compresión de 1 dB, correspondiente a una potencia de salida de 30,92 dBm, y se calculó como

$$\eta_D = \frac{P_{out,PA}}{P_{DC}} \times 100 \% \quad (6.4)$$

donde $P_{out,PA}$ es la potencia de salida entregada por el amplificador y P_{DC} es la potencia de continua consumida. Se obtuvo una eficiencia de drain de 32,94 %.

6.3.3. Ancho de Banda

El ancho de banda de operación se determinó a partir de la respuesta medida de S_{11} . Se identificaron los dos puntos de frecuencia en los cuales S_{11} cruza el umbral de -10 dB dentro de la región de interés, y el ancho de banda se definió como la diferencia entre ambos, obteniéndose un valor de 70 MHz.

6.4. Distorsión Armónica Medida

El segundo y el tercer armónico se midieron con una potencia de entrada $P_{in} = 20$ dBm, aproximadamente en el punto de operación correspondiente al P1dB, representando la condición no lineal de peor caso durante la operación normal del amplificador. El rechazo del segundo armónico fue de 26,74 dBc y el rechazo del tercer armónico fue de 42,21 dBc. Estos valores representan el desempeño mínimo esperado en operación lineal por debajo del P1dB. El contenido armónico medido difiere del modelo de simulación, lo cual se atribuye a un desplazamiento en frecuencia de la banda de rechazo del filtro de salida. Este efecto puede observarse en la respuesta de transmisión directa del amplificador (S_{21}), donde la banda de rechazo del filtro de salida aparece desplazada hacia frecuencias menores.

6.5. OIP3 Medido

El punto de intercepción de tercer orden a la salida (OIP3) es otro parámetro que caracteriza el comportamiento no lineal del amplificador. Constituye una figura de mérito que indica la potencia de salida en la cual los productos de intermodulación de tercer orden (IM3) resultan comparables con la señal fundamental. Su relevancia radica en que los IM3 se encuentran típicamente dentro de la banda de operación. El OIP3 es un punto teórico definido como la intersección entre la extrapolación de la curva de transferencia de potencia de salida respecto de la potencia de entrada, con pendiente unitaria en escala log-log, y la extrapolación de la respuesta de los IM3 en función de la potencia de entrada, cuya pendiente es de 3 dB/dB en la misma escala [Pozar, 2012](#).

El OIP3 se determinó para la cadena conjunta del driver y el amplificador de potencia. La Figura 6.4 muestra el OIP3 de la cadena para un amplio rango de frecuencias. De manera análoga al caso del P1dB, la no linealidad del amplificador driver afecta el OIP3 de la cadena. Por este motivo, el valor de OIP3 correspondiente al dispositivo bajo prueba se obtuvo mediante la ecuación (6.5)

$$OIP3_{Sys} = \left(\frac{1}{OIP3_{N-1} \cdot G_N} + \frac{1}{OIP3_N} \right)^{-1} [\text{mW}] \quad (6.5)$$

Se obtuvo un OIP3 de 39,83 dBm. Este valor resulta consistente con la relación experimental esperada entre el P1dB y el OIP3, donde el OIP3 suele ser de 10 a 15 dB mayor que el P1dB [Pozar, 2012](#).




Figura 6.4: Barrido en frecuencia del punto de intercepción de tercer orden a la salida (OIP3) medido para la cadena driver-DUT.

6.6. Resumen de Resultados

La Tabla 6.1 resume los parámetros de desempeño clave medidos del amplificador fabricado, presentando una vista consolidada de los resultados de caracterización descritos a lo largo de esta sección.

Cuadro 6.1: Resumen de Desempeño Medido del Amplificador de Potencia RF

Parámetro	Valor
Frecuencia Central	2,11 GHz
Ancho de Banda (BW)	70 MHz
Punto de Compresión de 1 dB (P1dB)	30,30 dBm
Intercepción de Tercer Orden (OIP3)	39,83 dBm
Ganancia de Pequeña Señal	13,26 dB
Eficiencia de Drain	32,94 % @ $P_{out} = 30,92$ dBm
VSWR	< 1,92:1

7

Conclusiones

Bibliografía

Bowick, Christopher, John Blyler y Cheryl Ajluni (2008). *RF Circuit Design*. 2nd. Burlington, MA: Newnes. ISBN: 978-0-7506-8518-4.

Cripps, Steve C. (2006). «RF Power Amplifiers for Wireless Communications». En: 2.^a ed. Boston, MA, USA: Artech House. ISBN: 9781596930186.

Deblecker, Olivier, Zacharie De Greve y Christophe Versèle (2015). «Comparative Study of Optimally Designed DC-DC Converters with SiC and Si Power Devices». En: *Wide Bandgap Power Semiconductors*. London, UK: IntechOpen, págs. 143-173. DOI: [10.5772/61018](https://doi.org/10.5772/61018).

Edwards, M.L. y J.H. Sinsky (1992). «A new criterion for linear 2-port stability using a single geometrically derived parameter». En: *IEEE Transactions on Microwave Theory and Techniques* 40.12, págs. 2303-2311. DOI: [10.1109/22.179894](https://doi.org/10.1109/22.179894).

Johnson, E. (1965). «Physical limitations on frequency and power parameters of transistors». En: *1958 IRE International Convention Record*. Vol. 13, págs. 27-34. DOI: [10.1109/IRECON.1965.1147520](https://doi.org/10.1109/IRECON.1965.1147520).

MACOM Technology Solutions (2025). *CGH40006S: 6 W RF Power GaN HEMT*. URL: <https://www.macom.com/products/product-detail/CGH40006S>.

Mishra, Umesh K. et al. (2008). «GaN-Based RF Power Devices and Amplifiers». En: *Proceedings of the IEEE* 96.2, págs. 287-305. DOI: [10.1109/JPROC.2007.911060](https://doi.org/10.1109/JPROC.2007.911060).

Pozar, David M. (2011). *Microwave Engineering*. 4.^a ed. John Wiley & Sons. ISBN: 978-0470631553.

Pozar, David M. (2012). «Microwave Engineering». En: 4.^a ed. Hoboken, NJ, USA: John Wiley & Sons. Cap. 10.

Rollett, J. (1962). «Stability and Power-Gain Invariants of Linear Twoports». En: *IRE Transactions on Circuit Theory* 9.1, págs. 29-32. DOI: [10.1109/TCT.1962.1086854](https://doi.org/10.1109/TCT.1962.1086854).

Taur, Yuan y Tak H. Ning (2021). «Fundamentals of Modern VLSI Devices». En: 3.^a ed. Cambridge, UK: Cambridge University Press. Cap. 5.

Vishay Intertechnology, Inc. (2006). *Frequency Response of Thin Film Chip Resistors*. Inf. téc. VSE-TN0004-0605. Vishay Intertechnology, Inc. URL: <https://www.vishay.com/docs/49427/vse-tn00.pdf>.

Apéndice



Procesamiento de datos con Python

B

Procesamiento de incertidumbre con Python

