四位加法器

梁业升 2019010547 (计 03)

2022年5月13日

1 实现

1.1 逐次进位

1.1.1 一位全加器

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
entity fal is
   port(
       a, b, c1: in std_logic; -- 输入信号
       s, c2: out std_logic -- 输出信号
   );
end fa1;
architecture add of fal is
begin
    process(a, b, c1)
   begin
        s <= a xor b xor c1;
       c2 <= (a and b) or (a and c1) or (b and c1);
    end process;
end add;
```

工作原理: 1 位加法器元件,传入两个操作数 a, b 和进位信号 c1, 根据逻辑表达式输出结果 s 和进位信号 c2。

1 实现 2

1.1.2 四位全加器

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
entity adder is
   port(
       a, b: in std_logic_vector(3 downto 0); -- 輸入信号
       c1: in std_logic;
                                              -- 进位信号
                                              -- 输出结果
       s: out std_logic_vector(3 downto 0);
       c2: out std_logic
                                              -- 进位信号
   );
end adder;
architecture add of adder is
   component fa1
       port(
           a, b, c1: in std_logic;
           s, c2: out std_logic
       );
   end component;
    signal c: std_logic_vector(2 downto 0);
begin
   f0:fa1 port map (a(0), b(0), c1, s(0), c(0)); -- 映射
   f1:fa1 port map (a(1), b(1), c(0), s(1), c(1));
   f2:fa1 port map (a(2), b(2), c(1), s(2), c(2));
   f3:fa1 port map (a(3), b(3), c(2), s(3), c2);
end add;
```

工作原理: 使用元件例化, 级联构造四位加法器。

1.2 超前进位

1.2.1 一位全加器

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
```

1 实现 3

```
entity fal is
   port(
       a, b, c1: in std_logic; -- 输入信号
       s, c2: out std_logic; -- 输出信号
       p, g: buffer std_logic -- 中间结果
   );
end fa1;
architecture add of fal is
begin
    process(a, b)
   begin
       p <= a xor b;</pre>
       g <= a and b;
    end process;
   process (c1, p, g)
   begin
       s <= p xor c1;
       c2 <= (p and c1) or g;
    end process;
end add;
```

工作原理: 1 位加法器元件, 在之前版本的基础上增加了中间信号 p 和 g 用于超前进位。

1.2.2 四位全加器

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;

entity adder is
    port(
        a, b: in std_logic_vector(3 downto 0); -- 输入信号
        c1: in std_logic; -- 进位信号
        s: out std_logic_vector(3 downto 0); -- 输出结果
        c2: out std_logic
        );
end adder;
```

1 实现 4

```
architecture add of adder is
    component fa1
        port(
            a, b, c1: in std_logic;
            s, c2: out std_logic;
            p, g: buffer std_logic
        );
    end component;
    signal c: std_logic_vector(2 downto 0);
    signal p, g: std_logic_vector(3 downto 0); -- 超前进位信号
begin
    f0:fa1 port map (a=>a(0), b=>b(0), c1=>c1, s=>s(0), p=>p(0)
    , g=>g(0));
    f1:fa1 port map (a=>a(1), b=>b(1), c1=>c(0), s=>s(1), p=>p
    (1), g=>g(1));
    f2:fa1 port map (a=>a(2), b=>b(2), c1=>c(1), s=>s(2), p=>p
    (2), g=>g(2);
    f3:fa1 port map (a=>a(3), b=>b(3), c1=>c(2), s=>s(3), p=>p
    (3), g=>g(3));
    process(p, g)
    begin
            c(0) \le g(0) \text{ or } (p(0) \text{ and } c1);
            c(1) \le g(1) or (p(1) and g(0)) or (p(1) and p(0)
    and c1);
            c(2) \le g(2) \text{ or } (p(2) \text{ and } g(1)) \text{ or } (p(2) \text{ and } p(1))
    and g(0)) or (p(2) and p(1) and p(0) and c1);
             c2 \le g(3) or (p(3) and g(2)) or (p(3) and p(2) and
    g(1)) or (p(3) and p(2) and p(1) and g(0)) or (p(3) and p
    (2) and p(1) and p(0) and c1);
    end process;
end add;
```

工作原理: 使用元件例化, 利用每个一位加法器的 p、g 信号进行超前进位。

2 实验结果 5

2 实验结果

2.1 仿真结果

图 1: 逐次进位仿真结果

图 2: 超前进位仿真结果

因位数不高,二者时延差别不大。

2.2 实际操作结果

加法器能够正常处理输入、输出以及进位。

3 实验总结 6

3 实验总结

由于有了第一次实验的基础,本次实验代码编写进展比较顺利,没有遇到较大的问题。在仿真软件的环境配置上花了不少时间,不过最终总算是完成了,也积累了相关的经验。