Computer Organization & Design实验与课程设计

Lab4-1 CPU设计—数据通路

Ma De (马德)

made@zju.edu.cn

2020

College of Computer Science, Zhejiang University

Course Outline

- 一、实验目的
- 二、实验环境
- 三、实验目标及任务

实验目的

- 1. 运用寄存器传输控制技术
- 2. 掌握CPU的核心: 数据通路组成与原理
- 3. 设计数据通路
- 4. 学习测试方案的设计
- 5. 学习测试程序的设计

实验环境

□实验设备

- 1. 计算机(Intel Core i5以上,4GB内存以上)系统
- 2. Sword 2.0/Sword4.0开发板
- 3. Xilinx VIVADO2017.4及以上开发工具

□材料

无

实验目标及任务

- ■目标:熟悉RISC-V RV32I的指令特点,了解数据通路的原理,设计并测试数据通路
- ■任务一:设计实现数据通路(采用原理图或RTL实现)
 - □ALU和Regs调用Exp01设计的模块
 - □PC寄存器设计及PC通路建立
 - □ImmGen立即数生成模块设计
 - □此实验在Exp4-0的基础上完成,替换Exp4-0的数据通路核
- ■任务二:设计数据通路测试方案并完成测试
 - □通路测试: I-格式通路、R-格式通路
 - □部件测试: ALU、Register Files

RISC-V RV32I数据通路的原理介绍

□实现不少于下列指令

R-Type: add, sub, and, or, xor, slt,srl;

I-Type: addi, andi, ori, xori, slti, srli, lw;

S-Type: sw;


B-Type: beq;

J-Type: Jal;

CPU organization


□ Digital circuit

General circuits that controls logical event with logical gates Hardware



□ Computer organization


Special circuits that processes logical action with instructions
 Software




□数据通路

数据通路作为处理器的一部分,包含了完成处理器所要求的的操作所必须的硬件,包括运算单元、寄存器组、状态寄存器等


- □ 数据通路部件:
- □ 组合逻辑单元: 加法器、多路选择器、ALU算数运算单元



- □ 数据通路部件:
- □ 时序逻辑单元(状态元件): Register
 - Write Enable:
 - 置0,数据输出保持原状态不变
 - 置1, 在有效时钟边沿到来, 数据输出为数据输入值



- □ 数据通路部件:
- □ 时序逻辑单元: 寄存器堆
 - Register files: 由32个register构成
 - -两个32位的数据输出端口:busA、busB
 - 一个32位的数据输入端口: busW



· 寄存器读写操作:


- RA (number) 作为地址选择register存储的数据传输到输出端口busA (读)
- RB (number) 作为地址选择register存储的数据传输到输出端口busB (读)
- RW (number) 作为地址选择register接收输入端口busW的数据,当Write Enable=1且时钟边沿有效时(写)

・时钟 (clk):

- 写操作时, clk是影响因子, 在有效的时钟边沿到来, 数据被写入
- 读操作时,clk非影响因子,只要RA、RB有效,经过短暂的器件延迟,数据即从busA、busB输出(此时属于组合逻辑操作)

□ 时序逻辑单元:

- •存储器
- 一个数据输入端口: DataIn
- 一个数据输出端口: DataOut



•读写操作:

- 读: Address 作为地址选择存储的数据输出到端口DataOut
- 写: Address 作为地址接收端口DataIn输入的数据,当Write Enable = 1且时钟 边沿有效
 - ·时钟(CLK)
 - 写操作时, clk是影响因子, 在有效的时钟边沿到来, 数据被写入
- 读操作时,clk非影响因子,只要Address有效,经过短暂的器件延迟,数据即从DataOut输出(此时属于组合逻辑操作)

State Required by RV32I ISA

每条指令执行时在取指之后会更新以下状态元件:

- 通用寄存器Registers (x0..x31)
- 寄存器堆为32个32位的寄存器:: Reg[0]..Reg[31]
- 指令的rs1字段指定了第一个源操作寄存器的读地址
- 指令的rs2字段指定了第二个源操作寄存器的读地址
- 指令的rd字段指定了目标操作寄存器的写地址
- 寄存器 **x0**值永远为0; 写操作无效
- Program Counter (PC)
- 保存当前指令的地址
- Memory (MEM)
- 在32位宽的存储空间内保存指令或数据
- 本实验会采用分开的存储用于存储指令 (IMEM) 和数据(DMEM)
- 本实验采用的指令存储器只支持只读模式
- 只有Load/store 操作才会访问数据存储器

Table of RV Registers

Register(s)	Alt.	Description			
0x	zero	The zero register, always zero			
x1	ra	The return address register, stores where functions should return			
x2	$_{ m sp}$	The stack pointer, where the stack ends			
x5-x7, x28-x31	t0-t6	The temporary registers			
x8-x9, x18-x27	s0-s11	The saved registers			
x10-x17	a0-a7	The argument registers, a0-a1 are also return value			

RV Instructions

- □ RISC-V指令分类:
 - □1. RV32I, 它是 RISC-V 固定不变的基础整数指令集
 - □2. RV32M, 乘法和除法
 - □3. RV32F 和 RV32D, 浮点操作
 - □4. RV32A, 原子操作
- □ RISC-V RV32I 六种基本指令格式:用于寄存器-寄存器操作的 R 类型指令,用于短立即数和访存 load 操作的 I 型指令,用于访存 store 操作的 S 型指令,用于条件跳转操作的 B 类型指令,用于长立即数的 U 型指令和用于无条件跳转的 J 型指令。
- □ 本实验主要实现RV32I的常见指令

RV Instructions

31	30 25	24 21	20	19	15 14	12 11 8 7	6 0		
1	funct7	rs	2	rs1	funct3	rd	opcode	R-type	
				rs1				1 -	
	imm[11:0]				funct3	rd	opcode	I-type	
	F1.4. 53							1	
im	imm[11:5] rs2			rs1	funct3	imm[4:0]	opcode	S-type	
	540.53		•					1	
imm[12]	imm[10:5]	rs	2	rs1	funct3	imm[4:1] imm[11]] opcode	B-type	
imm[31:12]					rd	opcode	U-type		
imm[20]	imm[10	D:1]	imm[11]	imı	m[19:12]	rd	opcode	J-type	

opcode: 为操作码; 用于表示指令格式和指令操作的字段

rs1: 只读。为第1个源操作数寄存器,寄存器地址(编号)是00000~11111,00~1F;

rs2: 只读。为第2个源操作数寄存器,寄存器地址(编号)是00000~11111,00~1F;

rd: 只写。为目的操作数寄存器,寄存器地址(同上);

funct3/7:为功能码,在指令中用来指定指令的功能与操作码配合使用; immediate:为立即数,用作无符号的逻辑操作数、有符号的算术操作数、 数据加载(Load)/数据保存(Store)指令的数据地址字节偏移量和分支指令中 相对程序计数器(PC)的有符号偏移量;

2021/3/24 Chapte 5

16


单周期CPU

单周期CPU指的是一条指令的执行在一个时钟周期内完成,然后开始下一条指令的执行,即一条指令用一个时钟周期完成。单周期CPU,是在一个时钟周期内完成这五个阶段的处理。



- (1) 取指令(IF):根据程序计数器PC中的指令地址,从存储器中取出一条指令,同时,PC根据指令字长度自动递增产生下一条指令所需要的指令地址,但遇到"地址转移"指令时,则控制器把"转移地址"送入PC。
- (2) 指令译码(ID):对取指令操作中得到的指令进行分析并译码,确定这条指令需要完成的操作,从而产生相应的操作控制信号,用于驱动执行状态中的各种操作。
- (3) **指令执行(EXE**):根据指令译码得到的操作控制信号,具体地执行指令动作,然后转移到结果写回状态。
- (4) 存储器访问(MEM): 所有需要访问存储器的操作都将在这个步骤中执行,该步骤给出存储器的数据地址,把数据写入到存储器中数据地址所指定的存储单元或者从存储器中得到数据地址单元中的数据。
- (5) 结果写回(WB): 指令执行的结果或者访问存储器中得到的数据写回相应的目的寄存器中。

单周期数据通路结构



单周期数据通路结构

Instruction Memory: 指令存储器,

算术逻辑单元


result, ALU运算结果

ALU:

```
Readaddress,指令存储器地址输入端口
 Instruction,指令存储器数据输出端口(指令代码输出端口)
Data Memory: 数据存储器,
 Address,数据存储器地址输入端口
 Writedate, 数据存储器数据输入端口
                             PC: 程序计数器, 存放指令地址
 Readdata, 数据存储器数据输出端口
Registers: 寄存器组
 Read Reg1, rs1寄存器地址输入端口
 Read Reg2, rs2寄存器地址输入端口
 Write Reg,将数据写入的寄存器端口,其地址rd字段
 Write Data, 写入寄存器的数据输入端口
                             ImmGen: 立即数生成单元
 Read Data1, rs1寄存器数据输出端口
 Read Data2, rs2寄存器数据输出端口
```

zero, 运算结果标志, 结果为0,则zero=1: 否则zero=0

Implementing the add Instruction




add rd, rs1, rs2

功能: rd←rs1+rs2。


Eg: add x9,x21,x9

 $0000000 \ _01001 \ _10101 \ _000 \ _01001 \ _0110011$


Datapath for add



Timing Diagram for add



Implementing the sub Instruction




sub rd, rs1, rs2

功能: rd←rs1-rs2

Eg: sub x9,x21,x9

0100000 _01001_10101_000_01001_0110011

Datapath for sub/add




Implementing other R-Format instructions

31 30	25 24	21 20	19 15	14 12 11	8 7	6 0
funct7		rs2	rs1	funct3	rd	opcode R-type
						•
0000000	rs2	rs1	000	rd	0110011	add
0100000	rs2	rs1	000	rd	0110011	sub
0000000	rs2	rs1	001	rd	0110011	sll
0000000	rs2	rs1	010	rd	0110011	slt
0000000	rs2	rs1	011	rd	0110011	sltu
0000000	rs2	rs1	100	rd	0110011	xor
0000000	rs2	rs1	101	rd	0110011	srl
0100000	rs2	rs1	101	rd	0110011	sra
0000000	rs2	rs1	110	rd	0110011	or
0000000	rs2	rs1	111	rd	0110011	and

All implemented by decoding funct3 and funct7 fields and selecting appropriate ALU function

所有的R型指令,数据 通路通用,只是ALU控 制 操 作 不 同 ; 而 opcode 相 同 , 通 过 func3和func7共同决定

Implementing I-Format - addi instruction




addi rd, rs1, immediate


功能: rd←rs1 + (sign-extend)immediate; 12位immediate符号扩展再参与"加"运算。

Eg: addi x15,x1,-50 111111001110_00001_000_01111_0010011


Adding addi to Datapath



Adding addi to Datapath





Adding addi to Datapath



2021/3/24 Chapte 5


I-Format immediates






- 1. High 12 bits of instruction (inst[31:20]) copied to low 12 bits of immediate (imm[11:0])
- 2. Immediate is sign-extended by copying value of inst[31] to fill the upper 20 bits of the immediate value (imm[31:12])

R+I Datapath



Implementing I-Format - lw instruction




lw rd, immediate(rs1) 读存储器

功能: rd ← memory[rs 1+ (sign-extend)immediate]; immediate符号 扩展再相加。即读取rs1寄存器内容和立即数符号扩展后的数相加作为地址的内存单元中的数,然后保存到rd寄存器中。

Eg lw x9,240(x10) x9 = memory[x10+240] 0000111 10000_01010_010_01001_0000011

Adding lw to Datapath




All RV32 Load Instructions

imm[11:0]	rs1	000	rd	0000011	נו ו
<u> </u>	 				11
imm[11:0]	rs1	001	rd	0000011	l
imm[11:0]	rs1	010	rd	0000011	ll
imm[11:0]	rs1	100	rd	0000011] 11
imm[11:0]	rs1	101	rd	0000011	11

lb
lh
lw
lbu
lhu

funct3 field


Implementing S-Format - sw instruction




sw rs2 ,immediate(rs1) 写存储器

功能: memory[rs1+ (sign-extend)immediate]←rs2; immediate 符号扩展再相加。即将rs2寄存器的内容保存到rs1寄存器内容和立即数符号扩展后的数相加作为地址的内存单元中。


Eg: sw x14, 8(x2) 0000000 _01110_00010_010_01000_0100011




Datapath with lw




Adding sw to Datapath



I+S Immediate Generation



Implementing Branches(B-Format)




beq rs1,rs2,immediate 相等则跳转


功能: if(rs1=rs2) pc←pc + (sign-extend)immediate<<1 else pc ←pc + 4

Eg beq x5,x6,100 0000 0110 0110 0010 1000 0010 0110 0011


Branches Immediate Generation



Adding branches to Datapath




Branch Comparator



- •Zero来自ALU的全零判断输出,为1,则源操作数寄存器rs1和rs2的数值相等
- •Branch来自控制器的输出,解码指令为分支指令
- •当二者相与操作,输出为1,达到Beq的跳转条件

Adding JAL (J-Format)




jal rd, immediate 跳转链接

功能: rd = pc+4, pc←pc + (sign-extend)immediate<<1


Eg jal x1,100

0000 0110 0100 0000 0000 0000 1110 1111

JAL Immediate Generation



Adding JAL to Datapath



控制信号定义通路与操作控制

信号	源数目	功能定义	赋值0时动作	赋值1时动作	赋值2时动作
ALUSrc_B	2	ALU端口B输入选择	选择源操作数寄存 器2数据	选择 32 位立即数(符 号扩展后)	-
MemToReg	3	寄存器写入数据选择	选择ALU输出	选择存储器数据	选择PC+4
Branch	2	Beq指令目标地址选择	选择PC+4地址	选择转移目的地址 PC+imm(zero=1)	-
Jump	3	J指令目标地址选择	由Branch决定输出	选择跳转目标地址 PC+imm(JAL)	-
RegWrite	-	寄存器写控制	禁止寄存器写	使能寄存器写	-
MemRW	-	存储器读写控制	存储器 读使能 , 存储器写禁止	存储器 写使能 , 存储器读禁止	-
ALU_Control	000-111	3位ALU操作控制	参考表ALU_Control (详见实验4-2)		
ImmSel	00-11	2位立即数组合控制	参考表ImmSel(详 见实验4-2)		

CPU部件之数据通路接口: Data_path

□ Data path Data path ■ CPU主要部件之一 ■ 寄存器传输控制对象: 通用数据通路 □基本功能 inst field[24:0] ALUSrc B ■ 具有通用计算功能的算术逻辑部件 ALU_out[31:0] = MemtoReg[1:0] ■具有通用目的寄存器 Data out[31:0] Jump ■具有通用计数所需的尽可能的路径 PC_out[31:0] Branch RegWrite □接口要求- Data path Data in[31:0] 数据通路接口信号如右图 ALU Control[2:0] ImmSel[1:0] Data path v1 0

数据通路接口信号标准- Data path.v

module

```
Data path(input clk,
           input rst,
           input[31:0]inst field,
           input ALUSrc B,
           input [1:0]MemtoReg,
          input Jump,
           input Branch,
           input RegWrite,
           input[31:0]Data in, //存储器输入
           input[2:0]ALU Control, //ALU操作控制
           input[1:0]ImmSel,
```

```
output[31:0]ALU out,
output[31:0]Data out,
output[31:0]PC out
);
```

```
//寄存器时钟
//寄存器复位
//指令数据域[31:7]
//ALU端口B输入选择
//Regs写入数据源控制
//J指令
//Beq指令
//寄存器写信号
//ImmGen操作控制
```

//ALU运算输出

//CPU数据输出 //PC指针输出

endmodule

- ■任务一:设计实现数据通路(采用原理图或RTL)
 - □ALU和Regs调用Exp01设计的模块
 - □PC寄存器设计及PC通路建立
 - □ImmGen立即数生成模块设计
 - □此实验在Exp4-0的基础上完成,替换Exp4-0的数据通路核

CPU之数据通路设计

-调用实验0设计的多路器 -调用实验0的基本运算模块 -调用实验1设计的ALU和Regs

方法一 逻辑原理图设计实现数据通路

设计工程: OExp04-Datapath

◎设计CPU之数据通路

- € 根据原理介绍分析讨论设计13+条指令的数据通路
- & Add, sub, and, or. xor, srl, slt; addi, andi, ori, xori, srli, slti; lw, sw,
- & beq,jal
- € 仿真测试DataPath模块

◎集成替换验证通过的数据通路模块

- 全替换实验四(Exp4-0)中的Data Path核
- ₠ 顶层模块延用Exp04
 - ⊙ 模块名: DataPath.bd

◎测试数据通路模块


- 全设计测试程序(RISCV汇编)测试:
- & ALU功能
- ₠ I-指令、R-指令、S、B、J指令通路

2021/3/24 Chapte 5

52

添加下列模块到当前工程IP目录:

```
and32、or32、ADC32、xor32、nor32、srl32、SignalExt_32、mux8to1_32、or_bit_32 add_32、mux2to1_32、mux2to1_5、ALU、Regs、Ext_32、REG32、ImmGen
```



 $\mathsf{SLT} = \mathsf{N0}, \mathsf{N0}$

ALU 调用Exp01的ALU模块 A[31:0] res[31:0] ALU_operation[2:0] zero B[31:0] ALU wrapper v1 0 and32 0 A[31:0] B[31:0] ALU_operation[2] 信号扩展模块 and32 v1 0 xislice 1 SignalExt_32_0 ALU_operation[2:0] or32 0 SignalExt_32_v1_0 MUX8T1_32_0 or32_v1_0 addc 32 0 xor32_1 xIslice 0 A[31:0] Dout[31:0] xor32_v1_0 addc_32_v1_0 addc[31:0] B[31:0] xor32 0 or_bit_32_0 xislice 2 zero res[31:0] or bit 32 v1 0 xlconcat 0 MUX8T1 32 v1 0 xor32_v1_0 SLT addc[32] In0[0:0] dout[31:0] In1[30:0] xlconstant 0 nor32 0 30'b0

LabO1的srl32模块,因沿用老版SP开发板,只能B右移一位,请自行修改或 重新采用RTL源码方式实现

Constant

2021/3/24 Chapte 5 55

res[31:0]

res[31:0]

nor32_v1_0 srl32_0

srl32_v1_0

调用Exp01的Regs模块

```
Regs
Module regs(input
                               clk, rst, RegWrite,
                                                                            -clk
               input [4:0] Rs1 addr, Rs2 addr, Wt addr,
                                                                            -rst
                                                                            Rs1_addr[4:0]
               input [31:0] Wt data,
                                                                                            Rs1_data[31:0]
                                                                            Rs2 addr[4:0]
                                                                                            Rs2_data[31:0] =
               output [31:0] Rs1 data, Rs2 data
                                                                            ■ Wt_addr[4:0]
                                                                            Wt data[31:0]
                                                                            RegWrite
reg [31:0] register [1:31];
                                           // r1 - r31
                                                                                    Regs v1 0
   integer i;
    assign rdata A = (Rs1 addr== 0) ? 0 : register[Rs1 addr];
                                                                                      // read
    assign rdata B = (Rs2 addr== 0) ? 0 : register[Rs2 addr];
                                                                                      // read
    always @(posedge clk or posedge rst)
                                                                                      // reset
      begin if (rst==1) for (i=1; i<32; i=i+1) register[i] \leq 0;
              else if ((Wt addr != 0) && (RegWrite == 1))
                       register[Wt addr] <= Wt data;</pre>
                                                                                       // write
     end
endmodule
```

PC寄存器设计及PC通路建立

□ 设计32位寄存器


- 用途: PC指针、数据、地址或指令锁存
- 采用行为描述实线
- 模块名: REG32
 - □上升沿触发: clk
 - □使能信号: CE
 - □ 同步复位: rst=1
 - □ 数据输入: D(31:0)
 - □ 数据输出: Q(31:0)
- ■参考描述结构

module REG32(input clk,

.

always @(posedge clk or posedge rst)
 if (rst==?) Q <= ? ;
 else if (?) Q <= ? ;</pre>


endmodule



封装后的逻辑符号

PC寄存器设计及PC通路建立

- □ 建立DataPath原理图输入模板
- □设计PC通路
 - 调用REG32、add_32、AND2(库)和MUX2T1_32模块



- 设计:
 - □顺序执行(PC+4)、Jump和Beq时的PC值
 - □计算和通路



2021/3/24

ImmGen立即数生成模块设计

■ ImmGen


- ■数据通路主要部件之一
- ■立即数生成单元

□基本功能

- ■具有输入指令产生立即数的逻辑功能
- ■具有转移指令偏移量左移位的功能

□接口要求- ImmGen

■数据通路接口信号如右图



ImmGen接口信号标准—ImmGen.v

```
//立即数操作控制
module
            ImmGen ( input wire [1:0] ImmSel,
                                                  //指令数据域[31:7]
                       input wire [31:0] inst field,
                                                   //立即数输出
                       outputreg [31:0] Imm out
                        );
always@*begin
  case(ImmSel)
     2'b00:Imm out = \{\{20\{\text{inst field}[31]\}\}, \text{inst field}[31:20]\}; //addi\lw(I)
     2'b01:Imm out = ....;
                                                            //_{SW(S)}
     2'b10:Imm out = ....;
                                                             //beq(b)
     2'b11:Imm out = .....;
                                                            //jal(j)
  endcase
end
endmodule
                                                            根据指令产生
                                                             对应立即数
```

CPU之数据通路建立

□设计R-格式和I-格式数据通路

- 根据理论课分析讨论的数据通路选择MUX
- Regs数据通道设计
 - R-格式源地址通道选择: rs1、rs2
 - □ R-格式目的地址通道选择: rd
 - R-格式目的数据通道选择: form ALU
 - □ I-格式(立即数操作)源地址通道选择: rs1、Imm
 - □ I-格式(立即数操作)目的地址通道选择: rd
 - □ I-格式(立即数操作)目的数据通道选择: from ALU
 - □ I-格式(lw操作)源地址通道选择: rs1、Imm
 - □ I-格式(lw操作)目的地址通道选择: rd
 - □ I-格式(lw操作)目的数据通道选择: from Memory
- ALU数据通路设计
 - □ ALU输入端口A有通道选择吗?
 - □ ALU输入端口B通道选择
 - 调用ImmGen模块
 - R-格式: from Regs 2 port
 - I-格式: Where from







CPU之数据通路建立

□设计S-格式和B-格式、J-格式数据通路


- ■根据理论课分析讨论的数据通路选择MUX
- Regs数据通道设计
 - □SW-格式源地址通道选择: rs1、imm
 - SW-格式目的地址通道选择: from memory
 - □SW-格式目的数据通道选择: rs2
 - □ Beq-格式源地址通道选择: PC+4、PC+imm
 - □ Beq-格式目的地址通道选择: PC
 - □ J格式的源地址通道是什么?
- ALU数据通路设计
 - □ ALU输入端口A有通道选择吗?
 - □ALU输入端口B通道选择
 - 调用ImmGen模块
 - S-格式: from Imm

是什么地址?



数据通路参考逻辑结构图

不唯一



本图仅供概览,详细连接图请参见完整版pdf文档


DataPath替换集成

□集成替换

■ 仿真正确后封装为核并替换Exp04-0的数据通路IP核

□ 清理Exp04-0工程

- 清除工程输出文件
 - 右键点击BD工程, Reset Output Product
 - □ 右键点击wrapper, Remove File From Project
- 移除工程中的数据通路核
 - □ Exp04-0 BD工程中移除数据通路核
- ■删除工程中CPU核文件
 - □ Data path.edf和 Data path.v 文件
- 建议用Exp04-0资源重建工程
 - □删除Data_path核
- ■添加设计后的DataPath核,参照Exp04-0完成 CPU核集成



DataPath替换集成

□ 集成替换DapaPath核后的 模块层次结构

> 立即数生成单元 本实验设计

> > PC计数器 本实验设计

```
DataPath (DataPath.bd) (16)
Pi DataPath_ALU_wrapper_0_0 (DataPath_ALU_wrapper_0_0.xci)
👎 📘 DataPath_ImmGen_0_ 🖟 (DataPath_ImmGen_0_0.xci)
PataPath_MUX2T1_32_0_0 (DataPath_MUX2T1_32_0_0.xci)
    DataPath_MUX2T1_32_0_1 (DataPath_MUX2T1_32_0_1.xci)
    DataPath_MUX2T1_32_0_3 (DataPath_MUX2T1_32_0_3.xci)
    DataPath MUX4T1 32 0 0 (DataPath MUX4T1 32 0 0.xci)
    DataPath_REG32_0_0 (DataPath_REG32_0_0.xci)
    DataPath_Regs_0_0 (DataPath_Regs_0_0.xci)
PataPath add 32 0 0 (DataPath add 32 0 0.xci)
    DataPath_add_32_0_1 (DataPath_add_32_0_1.xci)
PataPath_inst11_7_0 (DataPath_inst11_7_0.xci)
    DataPath_inst11_7_1 (DataPath_inst11_7_1.xci)
    DataPath_util_vector_logic_0_0 (DataPath_util_vector_logic_0_0.xci)
    DataPath_xlconstant_0_0 (DataPath_xlconstant_0_0.xci)
    DataPath_xlconstant_0_1 (DataPath_xlconstant_0_1.xci)
₽ DataPath_xIslice_0_0 (DataPath_xIslice_0_0.xci)
```

CPU替换集成

- □集成替换
 - 参照lab0将本次设计的CPU封装为无源的IP核并替换Exp02的SOC系统中的SCPU核
- □ CPU替换集成SOC的替换方法与DataPath替换集成CPU 相同
- □ 完成单周期CPU替换集成后,即可设计测试方案进行 功能测试

方法二 RTL设计实现数据通路

设计工程: OExp04-Datapath


- ◎新建工程OExp04-Datapath
- ◎新建顶层DataPath.v
- ◎ REG32、ImmGen等模块仍然需要自行设计


添加下列模块到当前工程IP目录并设置好路径:

and32、or32、ADC32、xor32、nor32、srl32、SignalExt_32、mux8to1_32、or_bit_32 add_32、mux2to1_32、mux2to1_5、ALU、Regs、Ext_32、REG32、ImmGen

若所有模块都为自己设计的verilog文件,则可直接添加.v文件


- □点击流程窗口下的IP Catalog,在IP调用窗口中输入 模块名
- □双击模块进行添加







□点击生成输出文件

□ 同样的方式可添加所有模块The following output products will be generated.





□点击IP Sources下对应模块的.veo文件,查看调用方法



```
× DataPath.v
                           x IP Catalog
Project Summary
                                      × ALU 0.veo ×
c:/Users/ASUS/Desktop/OExp_RISCV/OExp02/IP/scpu/SCPU/SCPU/SCPU.srcs/sources_/ALU_0/ALU_0.veo
52: // The following must be inserted into your Verilog file for this
53 1 // core to be instantiated. Change the instance name and port connections
54: // (in parentheses) to your own signal names.
   ALU 0 your instance name (
     . A(A),
                                     // input wire [31 : 0] A
     .ALU_operation(ALU_operation), // input wire [2 : 0] ALU_operation
                                    // input wire [31 : 0] B
     .B(B),
                                   // output wire [31 : 0] res
     .res(res).
      .zero(zero)
                                    // output wire zero
   // INST TAG END ----- End INSTANTIATION Template -
66: // You must compile the wrapper file ALU O.v when simulating
67 // the core, ALU_0. When compiling the wrapper file, be sure to
68: // reference the Verilog simulation library.
69
70
```

设计要点

□利用verilog描述,在DataPath.v顶层进行模块调用和 连接

```
module DataPath(
     input wire clk,
      input wire rst,
     input wire[31:0] inst field,
     input wire[31:0] Data in,
     input wire[2:0] ALU_Control,
     input wire[1:0] ImmSel,
     input wire[1:0] MemtoReg,
     input wire
                       ALUSrc B,
     input wire
                       Jump,
      input wire
                       Branch,
     input wire
                       RegWrite,
      output wire[31:0] PC_out,
      output wire[31:0] Data_out,
      output wire[31:0] ALU_out
```

```
Wire变量用于模块连接,
       与原理图的导线类似
wire[31:0] Regs_0_Rs1_data;
wire[31:0] MUX2T1 32 0 o;
wire ___ ALU 0 zero:
ALU O ALU U(
      .A(Regs_0_Rs1_data),
      . ALU_operation(ALU_Control),
      .B(MUX2T1 32 0 o),
      .res(ALU_out),
      .zero(ALU_0_zero)
             IP模块例化,与原理图的
             BD模块类似
```

设计要点

- □ 采用RTL方式完成DataPath设计后,集成替换CPU和SOC 方法与原理图方式相同
- □理论上,采用原理图和RTL描述的方法所实现的模块功能是相同的,但采用原理图的方式在原理上更直观形象,利于理论的深刻理解;而Vivado工具在采用原理图方式后,会自动例化并添加wrapper顶层,当模块的层次较深之后,比较容易产生各种问题,(因对工具的原理图模式了解不够深入),两种方式各有优势。
- □在进行CPU设计时,可以合理选择设计方法

■任务二:设计数据通路测试方案并完成测试

□通路测试: I-格式通路、R-格式通路

□部件测试: ALU、Register Files

□数据通路仿真调试

- DataPath模块仿真
 - □原理图检查没有Errors和warnings后仿真测试
 - □仿真激励代码设计要点
 - 只做功能性测试,不做性能和完备性测试
 - ■通路功能测试
 - »选择13条指令所有可能通路的代表指令
 - »激励输入:
 - 计算出对应指令的输入控制信号和代表数据
 - clk rst
 - ALU功能测试
 - »选择add、and、sub、or、xor、slt指令
 - 计算出对应指令的输入控制信号和代表数据
 - » 选择Beq比较、Load和Stroe测试地址计算
 - Regs功能测试
 - » add指令代表作寄存器遍历测试


若包含提供的edf格式IP,则无法进行行为仿真

物理验证

- □使用DEMO程序目测数据通路功能
 - DEMO接口功能
 - □ SW[8]=0, SW[2]=0(全速运行)
 - □ SW[8]=0, SW[2]=0(自动单步)
 - □ SW[8]=1, SW[2]=x(手动单步)
- □用汇编语言设计测试程序
 - ■测试ALU功能
 - ■测试Regs访问
 - 测试I-格式指令通路
 - 测试R-格式指令通路

VGA信号调试

□ VGA模块预留有很多调试端口,只需将端口重新引出, 连接上CPU对应信号即可显示。




物理验证

- □使用DEMO程序目测数据通路功能
 - DEMO接口功能
 - □ SW[8]=1(手动单步运行)液晶屏显示CPU信息

```
RV32I Single Cycle CPU
pc: 00000000 inst: 00100093
                                            qp: 000000000
                             sp: 00000000
             ra: 00000000
x0: 00000000
                             t2: 00000000
                                            s0: 00000000
to: 00000000
             t.1: 00000000
                                            a3: 00000000
              a1: 00000000
                             a2: 00000000
a0: 00000000
a5: 000000000 a6: 00000000
                                            s2: 00000000
                             a7: 00000000
                                            s7: 00000000
s4: 00000000 s5: 00000000
                             s6: 00000000
s9: 00000000 s10: 00000000 s11: 00000000
                                            t3: 00000000
t5: 00000000
              t6: 00000000
rs1: 00 rs1 val: 00000000
rsZ: 00 rsZ_val: 00000000
        reg_i_data: 00000000
rd: 00
                                reg_wen: 0
is_imm: 0
            is_auipc: 0 is_lui: 0
                                     imm: 00000000
a val: 00000000 b val: 00000000
                                  alu ctrl: 0
                                                cmp_ctrl:
alu_res: 00000001
                   cmp res: 0
is_branch: 0
             is_jal: 0
                          is jalr: 0
do_branch: 0
              pc branch: 00000000
mem_wen: 0
            mem_ren: 0
dmem_o_data: f0000000
                       dmem_i_data: 00000000
                                               dmem addr:
csr_wen: 0
            csr ind: 000
                           csr_ctrl: 0
                                         csr_r_data: 00000
mstatus: 00000000 mcause: 00000000
                                    mepc: 00000000
                                                    mtual:
         00000000
mtvec:
                  mie:
                          00000000
                                    mip:
                                          00000000
```

物理验证-DEMO接口功能



SW[7:5]=显示通道选择

SW[7:5]=000: CPU程序运行输出

(reserve)

ISW[7:5]=001: 测试PC字地址

SW[7:5]=010:测试指令字

SW[7:5]=011: 测试计数器

SW[7:5]=100: 测试RAM地址

SW[7:5]=101:测试CPU数据输出

【SW[7:5]=110:测试CPU数据输入

SW[0]=文本图形选择

BTN_y[0]做单步 STEP输入

SW[8][2]=CPU单步时钟选择

测试程序参考: ALU和Regs

□设计ALU和Regs测试程序替换DEMO程序

- ALU、Regs测试参考设计,测试结果通过CPU输出信号单步观察
- SW[7:5]=100, Addr_out=ALU输出
- SW[7:5]=101,Data_out=寄存器B输出

```
#baseAddr 0000
                                                                    //x16=000003DB
                                                  add x16,x15,x14;
                                                  add x17,x16,x15;
                                                                    //x17=000006D3
loop:
                            //x1=00000001
                                                  add x18,x17,x16;
                                                                    //x18=00000A18
         addi x1,x0,1;
         slt x2,x0,x1;
                            //x2=00000001
                                                  add x19,x18,x17;
                                                                    //x19=000010EB
         add x3,x2,x2;
                            //x3=00000002
                                                  add x20,x19,x18;
                                                                    //x20=00001B03
         add x4,x3,x2;
                            //x4=00000003
                                                  add x21,x20,x19;
                                                                    //x21=00003bEE
                                                  add x22,x21,x20;
         add x5,x4,x3;
                            /x5=00000005
                                                                     //x22=000046F1
                                                  add x23,x22,x21;
         add x6,x5,x4;
                            //x6=000000008
                                                                    //x23=000080DF
         add x7,x6,x5;
                            //x7=0000000d
                                                  add x24,x23,x22;
                                                                    //x24=0000C9D0
         add x8,x7,x6;
                            //x8=00000015
                                                  add x25,x24,x23;
                                                                    //x25=00014AAF
         add x9,x8,x7;
                            //x9=00000022
                                                  add x26,x25,x24;
                                                                    //x26=0001947F
         add x10,x9,x8;
                           //x10=00000037
                                                  add x27,x26,x25;
                                                                    //x27=0012DF2E
         add x11,x10,x9;
                                                  add x28,x27,x26;
                            //x11=00000059
                                                                    //x28=001473AD
                                                  add x29,x28,x27;
         add x12,x11,x10;
                           //x12=00000090
                                                                     //x29=002752DB
         add x13,x12,x11;
                           //x13=000000E9
                                                  add x30,x29,x28;
                                                                    //x30=003BC688
         add x14,x13,x12;
                                                  add x31,x30,x29;
                                                                    //x31=00621963
                           //x14=00000179
                           //x15=00000262
         add x15.x14.x13;
                                               beg x0,x0,loop;
```

测试程序参考

- □设计通道测试程序替换DEMO程序
 - 通道测试参考设计。测试结果通过CPU输出信号单步观察
- 通道功能由传输数据结果来指示,如立即数通道观察: 13+x0

#baseAddr 0000

- □测试的完备性
 - 上述测试正确仅表明通道切换功能和总线传输部分正确
 - 要测试其完全正确,必须遍历所有可能的情况

数据存储器模块测试(reserve)

□设计存储器模块测试程序

- 7段码显示器的地址是E000000/FFFFFFE0
- LED显示地址是F000000/FFFFFF00
- ■请设计存储器模块测试程序
 - □测试结果在7段显示器上指示

□ RAM初始化数据同Exp0

```
F0000000, 000002AB, 80000000, 0000003F, 00000001, FFF70000, 0000FFFF, 80000000, 00000000, 111111111, 22222222, 33333333, 44444444, 55555555, 66666666, 77777777, 88888888, 99999999, aaaaaaaa, bbbbbbbb, cccccccc, dddddddd, eeeeeeee, FFFFFFFF, 557EF7E0, D7BDFBD9, D7DBFDB9, DFCFFCFB, DFCFBFFF, F7F3DFFF, FFFFDF3D, FFFF9DB9, FFFFBCFB, DFCFFCFB, DFCFBFFF, D7DB9FFF, D7DBFDB9, D7BDFBD9, FFFF07E0, 007E0FFF, 03bdf020, 03def820, 08002300;
```

设计测试记录表格

- □学会实验数据的统计
 - 参考大学物理实验
 - □本实验没有有效数精确计算,但有大量数据表格
- □ALU和Regs测试结果记录
 - ■自行设计记录表格
- □通道测试结果记录
 - ■自行设计记录表格
- □数据存储模块测试记录
 - ■自行设计记录表格

思考题

□扩展下列指令,数据通路将作如何修改:

R-Type: sra, sll,sltu;

I-Type: srai,slli,sltiu

B-Type: bne;

U-Type: lui;

□增加I-Type算术运算指令是否需要修改本章设计的数据通路?

