Computer Organization & Design实验与课程设计

Lab05-3

流水线处理器—Ex、Mem、WB 设计与集成

Ma De (马德)

made@zju.edu.cn

2020

College of Computer Science, Zhejiang University

Course Outline

- 一、实验目的
- 二、实验环境
- 三、实验目标及任务

实验目的

- 1. 理解流水线CPU的基本原理和组织结构
- 2. 掌握五级流水线的工作过程和设计方法
- 3. 理解流水线执行、存储器访问、写回的原理
- 4. 设计流水线测试程序

实验环境

□实验设备

- 1. 计算机(Intel Core i5以上,4GB内存以上)系统
- 2. Sword 2.0/Sword4.0开发板
- 3. VIVADO 2017.4及以上开发工具

□材料

无

实验目标及任务

- 目标: 熟悉RISC-V 五级流水线的工作特点,了解执行、存储器 访问、写回的原理,掌握IP核的使用方法,集成并测试CPU
- 任务一:设计执行(Ex)、存储器访问(Mem)、写回(WB)模块,替换lab04的流水线CPU并完成集成
 - □设计执行模块,替换OExp05-2的执行模块并完成集成
 - □设计访存模块,替换OExp05-2的访存模块并完成集成
 - □设计写回模块,替换OExp05-2的写回模块并完成集成
- 任务二:设计流水线测试方案并完成测试


2021/5/17

RISC-V 流水线处理器的原理介绍

-----执行(Ex)模块介绍 -----访存(Mem)模块介绍


-----写回(WB) 模块介绍

Pipelined RISC-V RV32I Datapath




执行—功能介绍

Execute(Ex)




2021/5/17

■ 多选器 (MUX2T1 32)




■ 多选器(MUX2T1_32)

```
■ 模块名: MUX2T1 32
   □ 数据输入: I0(31:0)
   □ 数据输入: I1(31:0)
   □数据输入: S
   □ 数据输出: O(31:0)
■参考描述结构
module MUX2T1_32(input [31:0] I0,
                 input [31:0] I1,
                 input sel,
                 output reg[31:0] o
                  );
endmodule
```



■ 加法器 (add)



■ 加法器 (add)

```
■ 模块名: add_32
```

□ 数据输入: a(31:0)

□ 数据输入: b(31:0)


- □ 数据输出: c(31:0)
- ■参考描述结构

```
module add_32(input [31:0] a,
input [31:0] b,
output [31:0] c
);
```


• • • • •

endmodule






ALU



2021/5/17

2021/5/17

■ 执行-访存寄存器(Ex_reg_Mem)



执行一部件介绍

■ 执行-访存寄存器(Ex_reg_Mem)

© Ex_reg_Mem


- € 流水线CPU执行和访存之间的寄存器
- € 存储ALU数据和控制信号

◎基本功能

全 寄存EX级的输出指令,分割EX级和MEM级的指令或 控制信号,防止相互干扰,在EX级执行结束时将指令 的控制信号传递至下一级。

◎接口要求


€ 执行访存寄存器接口如图:



15

访存----功能介绍

Memory Access(Mem)




- 存储器访问: 存储器访问阶段涉及 数据存储器(D Mem); Load\Store指令对数据存储器进行 读或写。
- Mem reg WB: 暂存存储器结果和 控制信号,以待下一级使用

Mem_reg WB寄存 器

访存----部件介绍

■逻辑单元



■ 逻辑单元: 两输入与门和三输入或 门组成,用于判断分支和跳转是否 发生, 生成PCSrc选择控制PC值。

(PCSrc=(Branch&zero)|(BranchN&(~zero))|Jump)


17

2021/5/17 Chapter 9

访存----部件介绍

2021/5/17

■ 数据存储器(D Mem)



■ 数据存储器(D Mem):本质是 一个RAM可读可写,LOAD、 STORE指令的操作对象(D Mem 不是CPU的内部部件,只在构建


> 可直接仿照 OExp01由IP 工具生成

> > 18

Chapter 9

访存----部件介绍

■ 访存-写回寄存器(Mem_reg_WB)



Chapter 9

访存一部件介绍

■ 访存-写回寄存器 (Mem reg WB)

Mem_reg_WB


- € 流水线CPU访存和写回之间的寄存器
- € 存储ALU数据和存储器数据

◎基本功能

€ 寄存Mem级的输出指令,以及输出数据,传递给写回 阶段和寄存器堆。


◎接口要求

€ 访存写回寄存器接口如图:



写回—功能介绍

Write Back(WB)




- 写回: 写回阶段涉及寄存器堆(RegisterFiles);将ALU的运算结 果、存储器输出结果、PC+4写回 到寄存器堆。
- 写回阶段结束,一次完整的五级流 水操作完成; 此时下一次操作进行 到存储器访问阶段(如果有)。由 于在各级流水线之间插入了寄存器 作为数据及控制信号的暂存,从而 实现多条指令的重叠而不受影响。

2021/5/17

写回—部件介绍

■ 多选器(MUX4T1_32)



■ 多选器(MUX4T1_32):本质是 一个32位四选一的多路器,用于选 择写回寄存器堆的数据,当 MemtoReg=0;选择ALU输出,当 MemtoReg=1;选择存储器输出,当 MemtoReg=2;选择PC+4。


22

- ■任务一:设计执行(Ex)、存储器访问(Mem)、写回(WB)模块,替换实验十的流水线CPU并完成集成
 - □设计执行模块,替换OExp05-2的执行模块并完成集成
 - □设计存储器访问模块,替换OExp05-2的存储器访问模块并完成集成
 - □设计写回模块,替换OExp05-2的写回模块并完成集成

执行模块、Ex_reg_Mem寄存器 设计集成

Pipeline—Ex 执行模块接口

- OPipeline_Ex
 - € 流水线CPU第三阶段
 - € 执行指令所需求的操作
- ◎基本功能
 - € 执行是指对获取的操作数进行指令所指定的算数或逻辑运算
- ◎接口要求
 - € 执行模块接口如图:




2021/5/17

执行模块接口: Pipeline_Ex.v

```
module
      Pipeline Ex(
                                //PC输入
      input[31:0] PC in EX,
      input[31:0] Rs1 in EX,
                                //操作数1输入
                               //操作数2输入
      input[31:0] Rs2 in EX,
      input[31:0] Imm in EX, //立即数输入
      input ALUSrc B in EX, //ALU B选择
      input[2:0] ALU control in EX, //ALU选择控制
                                //PC输出
      output reg [31:0] PC out EX,
      output reg [31:0] PC4 out EX,
                                //PC+4输出
      output reg zero_out_EX, //ALU判0输出
      output reg [31:0] ALU out EX, //ALU计算输出
                                //操作数2输出
      output reg [31:0] Rs2 out EX
endmodule
```

2021/5/17 Chapter 9


26



2021/5/17

拷贝下列模块到Execute工程目录:
MUX2T1_32、alu、add_32

添加模块路径到Execute工程目录:



```
Pipeline_Ex (Pipeline_Ex.bd) (5)


Pipeline_Ex_ALU_wrapper_0_0 (Pipeline_Ex_ALU_wrapper_0_0.xci)

Pipeline_Ex_MUX2T1_32_0_0 (Pipeline_Ex_MUX2T1_32_0_0.xci)

Pipeline_Ex_add_32_0_0 (Pipeline_Ex_add_32_0_0.xci)

Pipeline_Ex_add_32_0_1 (Pipeline_Ex_add_32_0_1.xci)

Pipeline_Ex_xlconstant_0_0 (Pipeline_Ex_xlconstant_0_0.xci)
```



Pipeline—Ex_reg_Mem

执行-访存寄存器接口

- © Ex_reg_Mem
 - € 流水线CPU执行和访存之间的寄存器
 - € 存储ALU数据和控制信号

◎基本功能

€ 寄存EX级的输出指令,分割EX级和MEM级的指令或控制信号,防止相互干扰,在EX级执行结束时将指令的控制信号传递至下一级。

◎接口要求

€ 执行访存寄存器接口如图:



2021/5/17

执行-访存寄存器接口: Ex_reg_Mem.v

```
Ex reg Mem(
module
                                 //寄存器时钟
                 clk EXMem,
        input
                                  //寄存器复位
                  rst EXMem,
        input
                                  //寄存器使能
                  en EXMem,
        input
                                  //PC输入
        input[31:0] PC in EXMem,
                                 //PC+4输入
        input[31:0] PC4 in EXMem,
                                  //写目的寄存器地址输入
        input [4:0] Rd addr EXMem,
        input
                  zero in EXMem,
                                  //zero
                                  //ALU输入
                 ALU in EXMem,
        input[31:0]
                 Rs2 in EXMem
                                  //操作数2输入
        input[31:0]
                                  //Beq
                  Branch in EXMem,
        input
                  BranchN in EXMem, //Bne
        input
                 MemRW in EXMem, //存储器读写
        input
                  Jump in EXMem,
                                  //Ja1
        input
                  MemtoReg in EXMem, //写回
        input [1:0]
                  RegWrite in EXMem, //寄存器堆读写
        input
```

2021/5/17 Chapter 9

32

执行-访存寄存器接口: Ex_reg_Mem.v

```
//PC输出
output reg[31:0] PC out EXMem,
                                   //PC+4输出
output reg[31:0] PC4 out EXMem,
                                   //写目的寄存器输出
output reg[4:0]
              Rd addr out EXMem,
              zero out EXMem,
                                   //zero
output reg
              ALU_out EXMem,
                                    //ALU输出
output reg[31:0]
                                    //操作数2输出
              Rs2 out EXMem
output reg[31:0]
output reg
              Branch out EXMem,
                                    //Beq
              BranchN out EXMem,
                                    //Bne
output reg
                                    //存储器读写
              MemRW out EXMem,
output reg
              Jump out EXMem,
                                    //Ja1
output reg
                                    //写回
output reg
              MemtoReg out EXMem,
                                    //寄存器堆读写
              RegWrite out EXMem,
output reg
    );
```

endmodule

2021/5/17 Chapter 9


33

访存模块、Mem_reg_WB寄存器 设计集成

Pipeline—Mem

存储器访问模块接口


- OPipeline_Mem
 - € 流水线CPU第四阶段
 - € 访问存储器的操作
- ◎基本功能
 - 全存储器访问是指存储器访问指令将数据从存储器读出或者写》存储器的过程
 - ,或者写入存储器的过程
- ◎接口要求
 - € 存储器访问模块接口如图:



访存模块接口: Pipeline_Mem.v


```
module
                  Pipeline Mem(
                     zero in Mem,
                                           //zero
        input
                     Branch in Mem,
        input
                                           //beq
                     BranchN in Mem,
                                           //bne
        input
                     Jump in Mem,
                                           //jal
        input
                                           //PC选择控制输出
                     PCSrc,
        output
                                                        Memory_Access
endmodule
                                                     zero in Mem
                                                    Branch in Mem
                                                                  PCSrc 
                                                     BranchN in Mem
                                                     Jump in Mem
                                                         Pipeline Mem
```

访存模块设计



2021/5/17


访存模块设计



Pipeline—Mem_reg_WB

访存-写回寄存器接口

- Mem_reg_WB
 - € 流水线CPU访存和写回之间的寄存器
 - € 存储ALU数据和存储器数据
- ◎基本功能
 - € 寄存Mem级的输出指令,以及输出数据,传递给写回 阶段和寄存器堆。
- ◎接口要求
 - € 访存写回寄存器接口如图:



39

访存-写回寄存器接口:Memm_reg_WB.v

Mem reg WB(module //寄存器时 clk MemWB, input //寄存器复位 rst MemWB, input //寄存器使能 en MemWB, input //PC+4输入 PC4 in MemWB, input[31:0] //写目的地址输入 Rd addr MemWB, **input**[4:0] //ALU输入 ALU_in MemWB, **input**[31:0] //存储器数据输入 Dmem data MemWB **input**[31:0] //写回 **input**[1:0] MemtoReg in MemWB, //寄存器堆读写 RegWrite in MemWB, input //PC+4输出 PC4 out MemWB, output reg[31:0] //写目的地址输出 Rd addr out MemWB, output reg[4:0] //ALU输出 ALU out MemWB, output reg[31:0] //存储器数据输出 DMem data out MemWB output reg[31:0] //写回 output reg[1:0] MemtoReg out MemWB, //寄存器堆读写);

RegWrite out MemWB,

output reg

写回模块设计集成

Pipeline—WB 写回模块接口

OPipeline_WB

- € 流水线CPU第五阶段
- € 结果写回寄存器堆的操作

◎基本功能

€ 写回是指将指令执行的结果写回寄存器堆的过程;如果是普通运算指令,该结果值来源于'执行'阶段计算的结果;如果是LOAD指令,该结果来源于'访存'阶段从存储器读取出来的数据;如果是跳转指令,该结果来源于PC+4。

◎接口要求

€ 写回模块接口如图:

2021/5/17


写回模块接口: Pipeline_WB.v

```
Pipeline WB(
module
                                           //PC+4输入
        input[31:0]
                        PC4 in WB,
                        ALU in WB, //ALU结果输出
        input[31:0]
                        Dmem_data WB, //存储器数据输入
        input[31:0]
                        MemtoReg in WB, //写回选择控制
        input[1:0]
                                           //写回数据输出
        output [31:0]
                        Data out WB
);
                                    Write Back
endmodule
                          PC4_in_WB[31:0]

    ALU_in_WB[31:0]

                                          Data_out_WB[31:0] -
                           DMem_data_WB[31:0]
                          MemtoReg_in_WB[1:0]
                                    Pipeline WB
```

写回模块设计





写回模块设计

拷贝下列模块到Write_Back工程目录:
MUX4T1_32

添加模块路径到Write_Back工程目录:


写回模块设计





Ex、Mem、WB模块替换与流水线 CPU集成

流水线CPU集成



清理Exp05-02工程

□ 移除工程中的执行、访存、写回 模块


□ 建议用Exp05-2资源重建工程

设计要点

拷贝下列模块到Pipeline_CPU工程目录 本实验设 Pipeline_IF、IF_reg_ID、Pipeline_ID、ID_reg___、 Pipeline_Ex、Ex_reg_Mem、Pipeline_Mem、 Mem reg WB、Pipeline WB

添加模块路径到Pipeline_CPU工程目录:

流水线CPU集成



□ 集成Pipeline CPU/ 的模块层次结构

五级模块、四 个寄存器 Pipeline_CPU (Pipeline_CPU.bd) (1)

Pipeline_CPU (Pipeline_CPU.v) (10)

> P Ex_reg_Mem: Pipeline_CPU_Ex_reg_Mem_0_0 (Pipeline_CPU_Ex_reg_Mem_0_0.xci)

> P Execute: Pipeline_CPU_Pipeline_Ex_0_0 (Pipeline_CPU_Pipeline_Ex_0_0.xci)

> P ID_reg_Ex: Pipeline_CPU_ID_reg_Ex_0_0 (Pipeline_CPU_ID_reg_Ex_0_0.xci)

> P IF_reg_ID: Pipeline_CPU_IF_reg_ID_0_0 (Pipeline_CPU_IF_reg_ID_0_0.xci)

> P Instruction_Decoder: Pipeline_CPU_Pipeline_ID_0_0 (Pipeline_CPU_Pipeline_ID_0_0.xci)


> P Instruction_Fetch: Pipeline_CPU_Pipeline_IF_0_0 (Pipeline_CPU_Pipeline_IF_0_0.xci)


> P Mem_reg_WB: Pipeline_CPU_Mem_reg_WB_0_0 (Pipeline_CPU_Mem_reg_WB_0_0.xci)


> P Memory_Access: Pipeline_CPU_Pipeline_Mem_0_0 (Pipeline_CPU_Pipeline_Mem_0_0.xd

> P Write_Back: Pipeline_CPU_Pipeline_WB_0_0 (Pipeline_CPU_Pipeline_WB_0_0.xci)


流水线CPU集成







流水线CPU集成



■任务二:设计流水线测试方案并完成测试

物理验证

□ 使用DEMO程序目测CPU运行情况


- DEMO接口功能
 - □ SW[8]=0, SW[2]=0(全速运行)
 - □ SW[8]=0, SW[2]=1(自动单步)
 - □ SW[8]=1, SW[2]=x(手动单步)

□用汇编语言设计测试程序

- 测试ALU指令(R-格式译码\I-立即数格式译码)
- 测试LW指令(I-格式译码)
- ■测试SW指令(S-格式译码)
- 测试分支指令(B-格式译码)

物理验证

- □ 为更好追踪流水线CPU的特点,VGA显示的接口稍有调整,分别从取指、译码、执行、访存、写回进行显示,请采用更新版本的IP
- □ 实验中选取了部分信号进行观测,若想观察其他信号,请 参照Lab04将其他待测信号引出即可



测试程序参考:

□方案一: 无冒险的流水线测试(p.mem)

```
#baseAddr 0000
         addi x1,x0,0x1
main:
                             #x1 = 0x1
         addi x2,x0,0x1
                            #x2 = 0x1
         addi x3,x0,0x1
                            #x3 = 0x1
         addi x4,x0,0x1
                             #x4 = 0x1
         lw x5,0x8(x0)
                         \#x5 = 0x80000000
         add x6,x1,x1
                             #x6 = 0x2
         xor x7,x1,x2
                            #x7 = 0
         sub x8,x2,x1
                             #x8 = 0
                         #x9 = 0xFFFFFFF
         ori x9,x3,-1
         and x10,x4,x3
                             #x10 = 0x2
                             #mem(1)=
         sw x5,0x4(x0)
                             0x80000000
                          #x11 = 0x1
         slt x11,x6,x5
                            #x12 = 0xAA
         xori x12,x7,0xAA
         srl x13,x5,x1
                         #X13=0x40000000
         andi x14,x8,0x1
                            #x14 = 0x1
         or x15,x9,x3
                          #x15=0xFFFFFFF
         add x16,x10,x10
                            #x16 = 0x4
                           #x17 = 0x1
         xor x17,x11,x8
         lw x18,0x4(x0)
                         #x18=0x80000000
```

```
slt x19,x12,x4
                  #x19=0
srli x20,x13,0x1
                  \#x20 = 0x20000000
and x21,x14,x6
                  #x21=0
sub x22,x5,x1
                  #x22 = 0x7FFFFFFF
addi x23,x10,0x1
                  #x23 = 0x3
                  #x24= 0xFFFFFFB
or x24,x16,x9
xor x25,x19,x11
                  #x25 = 0x1
andi x26,x20,0xFF
                  #x26= 0x200000FF
add x27,x18,x3
                   #x27= 0x80000001
srl x28,x20,x2
                  #x28= 0x10000000
ori x29,x19,0xAF
                  #x29 = 0xAF
add x30,x20,x1
                  #x30= 0x20000001
                   #x31= 0x80000000
lw x31,0x8(x0)
jal x0, main
add x0,x0,x0
add x0,x0,x0
add x0,x0,x0
```



测试程序参考:

□方案二: 有冒险的流水线测试(h.mem)

```
#baseAddr 0000
                                                                        #x17 = 0x1
                                                    xor x17,x11,x8
         addi x1,x0,0x1
                             #x1 = 0x1
main:
                                                    lw x18,0x4(x0)
                                                                        #x18= 0x80000000
         addi x2,x0,0x1
                             #x2 = 0x1
                                                    slt x19,x12,x4
                                                                         #x19=0
         addi x3,x0,0x1
                             #x3 = 0x1
                                                    srli x20,x13,0x1
                                                                         #x20= 0x20000000
         addi x4,x0,0x1
                             \#x4 = 0x1
                                                    and x21,x14,x10
                                                                        #x21 = 0x1
         lw x5,0x8(x0)
                             \#x5 = 0x80000000
                                                    bne x14,x12,loop2
         add x6,x5,x1
                            #x6 = 0x80000001
                                                    addi x0,x0,0x0
         xor x7,x1,x2
                             #x7 = 0
                                                    loop2:sub x22,x5,x1
                                                                        #x22 = 0x7FFFFFFF
         sub x8,x1,x7
                             #x8 = 0x1
                                                    addi x23,x10,0x1
                                                                        #x23 = 0x2
         ori x9,x3,-1
                             #x9 = 0xFFFFFFF
                                                    or x24,x16,x9
                                                                        #x24= OxFFFFFFF
         and x10,x4,x3
                            #x10 = 0x1
                                                                        #x25 = 0x0
                                                    xor x25,x19,x11
                        #mem(1)=0x8000000
         sw x5,0x4(x0)
                                                                        #x26= 0x200000FF
                                                    andi x26,x20,0xFF
         slt x11,x6,x5
                            #x11 = 0x0
                                                    add x27,x18,x3
                                                                        #x27= 0x80000001
                            #x12 = 0xAA
         xori x12,x7,0xAA
                                                                        #x28= 0x10000000
                                                    srl x28,x20,x2
         beg x3,x8,loop1
                                                    ori x29,x19,0xAF
                                                                        #x29 = 0xAF
         addi x0,x0,0x0
                                                    add x30,x20,x1
                                                                        \#x30 = 0x20000001
         add x0,x0,x0
                                                    lw x31,0x8(x0)
                                                                        #x31 = 0x80000000
loop1:
         srl x13,x5,x1
                             #x13 = 0x40000000
                                                   jal x0, main
         andi x14.x8.0x1
                             #x14 = 0x1
                                                    add x0,x0,x0
         or x15,x9,x3
                             #x15= 0xFFFFFFF
                                                    add x0,x0,x0
         add x16,x10,x10
                            #x16 = 0x2
                                                    add x0,x0,x0
```

设计测试记录表格

- □ALU指令测试结果记录
 - ■自行设计记录表格

