



DDRII的PCB设计

雷勇锋

Lyongf@chinafastprint.com


020-32213305



目 录

- 一、DDR系列概述
- 二、通用DDRII的布局和布线
- 三、DSP带DDRII的PCB设计
- 四、FPGA带DDRII的PCB设计
- 五、MPU带DDRII的PCB设计
- 六、ARM带DDRII的PCB设计
- 七、主板的DDRII的PCB设计
- 八、特殊案例介绍








	SDRAM 器件比较₽									
条目 ₽	DDR3 SDRAM ₽	DDR2 SDRAM ₽	DDR SDRAM ₽							
时钟频率 ₽	400/533/667/800 MHz ₽	200/266/333/400 MHz	100/133/166/200 MHz 🕫							
传输数据速率 →	800/1066/1333/1600 Mbps &	400/533/667/800 Mbps ₽	200/266/333/400 Mbps							
输入/输出宽度 →	x4/x8/x16 ≠	x4/x8/x16 ₽	x4/x8/x16/x32 ₽							
预取位宽 ↩	8位 →	4位 ₽	2位 ₽							
时钟输入 ↩	差分时钟 ♪	差分时钟 →	差分时钟 ⊋							
突发长度 (Burst length)	8,4(突发突变) ₽	4,8 0	2,4,8 ₽							
数据选通 ↩	差分数据选通 ↩	差分数据选通 →	. 单数据选通 ↩							
电源电压 ₽	1.5V ₽	1.8V ₽	2.5V ₽							
接口↩	SSTL_15 ₽	SSTL_18 ₽	SSTL_25							
/CAS 延迟(CL) ₽	5,6,7,8,9,10 时钟 ₽	3,4,5时钟 ₽	2, 2.5, 3 时钟 ₽							
片内终结器(ODT) ₽	支持 ₽	支持 ↩	不支持 ₽							
组件封装 ↩	FBGA ₽	FBGA ₽	TSOP(II) / FBGA / LQFP ₽							





DDR (8M×16bit×4Bank) 内部逻辑框图→



x16	_				,	x16	
VDD	田 1		\circ	66	Ъ	Vss	
DQ0	 2			65		DQ15	
VDDQ	田 3			64	Ь	VssQ	
DQ1	□ 4			63		DQ14	
DQ2	II 5			62		DQ13	
VssQ	田 6			61	H	VDDQ	
DQ3	四 7			60		DQ12	
DQ4	8			59		DQ11	
VDDQ	四 9			58	田	VssQ	
DQ5	四 1	0		57		DQ10	
DQ6	1	1		56		DQ9	
VssQ	四 1	2		55	H	VDDQ	
DQ7	四 1			54		DQ8	
NC	田 1	4		53	H	NC	
VDDQ	四 1	5		52	H	VssQ	
LDQS	□ 1	6		51		UDQS	
NC	四 1	7		50		DNU	
VDD	Щ 1	8		49	H	VREF	
DNU	ш 1			48	H	Vss	
LDM	四 2			47	H	UDM	
WE#	四 2			46		CK#	
CAS#	四 2			45	H	CK	
RAS#	四 2			44	Ш	CKE	
CS#	四 2			43	H	NC	
NC	四 2			42		A12	
BA0	II 2			41		A11	
BA1	= 2			40		A9	
A10/AP	四 2			39		A8	
A0	= 2			38		A7	
A1	3			37		A6	
A2	3			36		A5	
A3	3			35		A4	
VDD	四 3	3		34	尸	Vss	
				_	-		ļ

管脚数₽	信号名。	功能描述緯	+
2₽	CK, CK#	全局时钟输入。↩	+
10	CKE.	时钟使能信号输入。₽	÷
10	CS#ø	片选信号输入。₽	+
3₽	RAS#, CAS#, WE#	命令信号输入。₽	+
20	LDM, UDM	数据 mask 信号输入。₽	←
13*₽	A<012>\$\varphi\$	地址信号输入。↩	÷
20	BA0, BA1	BANK 选择信号输入。』	÷
16*₽	DQ<015>₽	数据信号输入/输出。₽	+
20	LDQS, UDQS	数据锁存信号输入/输出。₽	4
5**	NC	空引脚。→	
20	DNU₽	不使用引脚。』	÷
5₽	VDDQ₽	DQ 电源电压 (2.5V)。₽	
5₽	VSSQ₽	DQ 地。→	÷
3₽	VDD ₄	器件电源电压 (2.5V)。₽	÷
3₽	VSS₽	器件地。↩	←
10	VREF₽	SSTL_2 参考电压。₽	4

DDR SDRAM 封装结构图↩

DDR SDRAM 管脚功能说明↓



- CK/CK#是DDR的全局时钟,DDR的命令信号(ACTIVE、READ、WRITE、PRECHARGE、AUTO RECHARGE等),地址信号都是以CK/CK#为时序参考的:
- CKE为时钟使能信号,与SDRAM不同的是,在进行读写操作时CKE要保持为高电平,当 CKE由高电平变为低电平时,器件进入断电模式(所有BANK都没有激活时)或自刷新 模式(部分BANK激活时),当CKE由低电平变为高电平时,器件从断电模式或自刷新 模式中退出。
- CS#为片选信号,低电平有效。当CS#为高时器件内部的命令解码将不工作。同时,CS#也是命令信号的一部分。
- RAS#、CAS#、WE#分别为行选择、列选择与写使能信号,低电平有效。这三个信号CS#一起组成了DDR的命令信号。
- LDM、UDM为数据掩码信号。写数据时,当DM为高电平时对应的写入数据无效。LDM与UDM分别对应与数据信号的低8位与高8位。
- A<0..12>为地址总线信号。在读写命令时行列地址都由该总线输入。
- BAO、BA1为BANK地址信号,用以确定当前的命令操作对哪个BANK有效。
- DQ<0..15>为数据总线信号。读写操作时的数据信号通过该总线输出或输入。
- LDQS、UDQS为数据锁存信号,双沿有效写数据时输入,读数据时输出。写数据时信号沿与数据中心对齐,读数据时信号沿与数据边沿对齐。
- VREF为SDRAM内部进行高低电平判决的参考电压。



常见DDR(系列)的型号:


Standard	Vendor	Part Number	Part Number Width	
DDR3	Micron	MT41J64M16xx-187E	16	1 Gb
DDR3	Micron	MT41J256M8xx-187E	8	2 Gb
DDR3	Micron	MT41J128M8xx-187E	8	1 Gb
DDR3	Micron	MT41J256M4xx-187E	4	1 Gb
DDR3	Micron	MT41J512M4xx-187E	4	2 Cb
DDR2	Micron	MT4711256M4xx-25E	4	1 Gb
DDR2	Micron	MT47H64M8xx-25E-TT	8	512 Mb
DDR2	Micron	MT47H128M8xx-25	8	1 Gb
DDR2	Micron	MT47H128M16xx-3	16	2 Gb
DDR2	Micron	MT47H256M4xx-3	4	1 Gb
DDR2	Micron	MT47H16M16xx-3	16	256 Mb
DDR2	Micron	MT47H32M16xx-37E	16	512 Mb
DDR2	Micron	MT47H32M8xx-37E	8	256 Mb

Standard	Vendor	Part Number	Width	Density
DDR2	Micron	MT47J64M16xx-3	16	1 Gb
DDR2	Micron	MT47J256M4xx-37E	4	1 Cb
DDR2	Micron	MT47J128M8xx-3	8	1 Gb
DDR2	Elpida	EDE1116ACEG-8E	16	1 Gb
DDR2	Elpida	EDE5116AJBG-8E	16	512 Mb
DDR2	Hynix	HYB181C512160B2F-2.5	16	512 Mb
DDR	Micron	MT46V32M16xx-5B-IT	16	512 Mb
DDR	Micron	MT46V32M8xx-5B	8	256 Mb
DDR	Micron	MT46V64M4xx-5B	4	256 Mb
LPDDR	Micron	MT46H32M16xxxx-5	16	512 Mb
LPDDR	Micron	M146H16M16xxxx-6-IT	16	256 Mb
LPDDR	Micmn	MT46H16M16xxxx-75-IT	16	256 Mb
LPDDR	Micron	MT46H64M16xxxx-5L-H	16	1 Cb
LPDDR	Micron	MT46H64M16xxxx-6L-IT	16	1 Cb



DDR SRAM的工作原理

DDR SDRAM的读写操作时序左图 所示。图中,命令信号与地址信号 参考CK信号上升沿输入到DDR。读数 据时DQ随着DQS并参考DQS信号沿输 出,写数据时DQ随着DQS并参考DQS 的信号沿输入,读写数据时DOS都是 双沿有效。读数据时,输出的DQS由 送入DDR的差分时钟CK/CK#产生 ,且使用DDR存储器中的一个DLL生 成DQS,并使之与输出数据对齐。虽 然DDR存储器不用差分输入时钟来发 送或捕捉数据,但是所用的DOS信号 与输入时钟的频率有关。





DDR是典型的源同步时序系统。与SDRAM相比不同的是: 地址和控制线是用差分时钟锁存,一个周期锁存一次(CK上升沿),而数据是用DQS锁存,一个周期内锁存两次(上升沿和下降沿)。源同步的时序计算公式基本与SDRAM相同。

由源同步时序的计算公式↓

$$T_{\rm setup\ margin} = T_{vb} - T_{setup} - T_{jitter} - T_{pcb\,skew}$$

$$T_{\rm thold\ margin} = T_{va} - T_{thold} + T_{pcb\,skew}$$
 其中, $T_{pcb\,skew} = T_{flt\,data} - T_{flt\,strobe}$ 。

Tvb: Valid Before, 驱动端的数据在选通脉冲前有效存在的时间

Tva: Valid After, 驱动端的选通信号脉冲之后数据仍然有效持续的时间


Tpcb skew:数据和选通信号飞行时间的差异。只要严格控制数据和选通

信号的等长, Tpcb skew就会足够小



ODT: On-Die Termination, 即芯片内部匹配终结技术,

一方面可以节省大量的PCB板面积, 另外一方面端接电阻的放置位置也很难 同时兼顾读和写两个方向。而在DDR2芯 片提供一个ODT引脚来控制芯片内部终 结电阻的开关状态。在写操作时、由于 DDR2作为接受端,ODT引脚为高电平打 开芯片内部的终结电阻,读操作时, DDR2作为发送端,所以ODT引脚为低电 平以关闭芯片内部的终结电阻。



ODT允许配置的阻值为关闭、 75Ω 、 150Ω 、 50Ω 四种模式中的一种。


一般ODT只是对DQ\DM\DQS等信号,对于地址和控制仍然需要外部的匹配终结。


www.chinafastprint.com





One Single-Rank Module

Two Dual-Rank Modules (Second Module)













SSTL-18存储器接口的典型拓扑端接方式见下,串联电阻Rs与并联电阻RT的阻值与端接位置需要由仿真决定,典型的DDR信号仿真端接电阻选择范围见下:



Group	Series Resistor (R_S) in Ω	Parallel Resistor (R_T) in Ω
Clocks	22–36	Optional—25–57
Data	0–33	25–57
Address/command	0–36	25–57
Address/command (compensation method)	_	25–57
Control	0–36	25–57
Feedback	15–33	Optional—25–57




数据信号与数据锁存信号是双向信号,为达到对双向信号都进行阻 抗匹配的效果,建议Rs和Rt靠近放置,如下图。Rs具体位置可根据仿 真决定。




地址信号与控制信号是单向信号,且一般都是点到多点的拓扑结构。如图3.7,要求串联电阻靠近存储器控制器端,多个DDR间使用T型拓扑,拓扑的各分支尽量短且臂长相等,并联电阻放在接收端的第一个T

节点上。






差分时钟信号一般都是点到点拓扑,有时候也有使用点到多点的结构。 图3.8为差分信号时钟的点到点拓扑结构,终端匹配电阻要求尽量靠近接收端,或者放置在接收端之后。对点到多点的结构,则使用如地址线的端接拓扑。




Data Mask信号是点到点单向拓扑结构,要求串联电阻放在控制器端,并联电阻放在DDR端。





Vref电源(0.9V)的电容必须紧靠DDRII\CPU管脚。





对于DIMM内存条,一般还有一个VTT(0.9V)电压,其电容必须紧靠DDRII管脚,线宽最好大于80mil,而且最好铺面过去。


1.8V电源的电容必须紧靠DDRII\CPU管脚,有的客户将DDRII和CPU的电源分开,建议合并。



- 一带一的DDRII: 注意按照网络鼠线显示将DDR放在主芯片的旁边,留出绕等长的空间。
- 一带二的DDRII: 一般采用对称布局,注意地址线的走线和排阻布放位置。
- 一带四的DDRII: 一般采用两两正反对贴,如果将DDRII放置在同一面,导致远端分支过长。
- 一带八的DDRII: 必须采用两两正反对贴,如果将DDRII放置在同一面,使远端分支的走线很困难。









- 1) 推荐DDR2接口的所有信号走线都布置在有良好地参考平面的内层信号层上,以保证阻抗的连续以及最短的回流路径。如果不能完全满足要求,优先将时钟与数据信号布置在良好地参考平面的信号层,其他信号可以布置在以电源为参考平面的信号层上。注意参考平面的完整性与连续性;
- 2) 同一个字节的DO/DOSN(P)/DM(共11根信号线)要求一起走线(中间不能夹杂任何其它信号线),并要求DOS与其他信号线的间距满足3W原则;本组的信号与其他组的信号间距要求在20mil以上;打过孔的数量一致,并走在同一层。同一组的信号等长要求在10mil(+、-5mil),不同组的等长要求在200mil,尽量做到等长,优先考虑同一组等长。
- 3) 布线时,最好少换层,以避免过孔效应。
- 4) 布线时,不允许有跨分割的信号线存在,特别是相邻的电源层平面。
- 5) 布线时, 所有信号线都尽量保证3W的间距。
- 6) 引入到内层的高速信号线是否在表层引出小于1mm打过孔。
- 7) DDR2走线与参考平面边界的距离必须大于40mil。
- 8) 在换层的地方增加回流地过孔。
- 9)对于单端线控制阻抗最好在50---60ohm之间(有的器件厂商会要求55---65ohm之间,最好60ohm),对于差分信号线,阻抗控制在100---120ohm之间。重点考虑阻抗的连续性,拒绝叠层时内外层阻抗相差2ohm以上,最好能控制在0.5ohm以内。



- 10) 一般情况下地址采用远端分支,可以根据器件手册要求或者仿真更改为菊花链。
- 11)对于DIMM内存条,一般DDR2的信号线被分成四组,分别为:

Iane组: DQS/DQS#N、DMN、DQN[7:0]

数据组: DQS/DQS#[8:0]、DM[8:0]、DQ[63:0]、MECC[7:0]

地址组: BA[2:0]、A[15:0]、RAS#、CAS#、WE#

命令组: CS[3:0]、CKE[3:0]、ODT[3:0]

时钟组: CK/CK#[5:0]

等长要求:一般lane数据组控制在10mil以内,不同lane组在200mil以内,地址、命令、时钟组控制在50mil以内,差分对内控制在10mil以内。

地址组、命令组、时钟组合数据组的等长范围最好控制在1000mil(+、-500mil)以内。如果有串阻,串阻之前等长,串阻之后等长。(有20%的DDR2设计需要这么做,只是建议)时钟与数据等长范围控制在1000mil以内。

12)对于一般一带二的DDR2信号线被分成两组,分别为:

Iane组: DQS/DQS#N、DMN、DQN[7:0]

数据组: DQS/DQS#[8:0]、DM[8:0]、DQ[31:0]

其它组: BA[2:0]、A[13:0]、RAS#、CAS#、WE#、 CS[1:0]、CKE[1:0]、CK/CK#

等长要求:一般 I ane数据组控制在10mi I 以内,不同 I ane组在200mi I 以内,其它组总的等长范围控制在100mi I 以内,差分对内控制在10mi I 以内注意远端分支两个分支的等长范围控制在25mi I 以内,最好做到所有的分支都等长,其它组与数据组的长度差不要超过1000mi I (+、-500mi I)。

如果有串阻,串阻之前等长,串阻之后等长。 (有20%的DDR2设计需要这么做,只是建议)时钟与数据等长范围控制在1000mil以内。



13) DQGATE组: DQGATE组分为低16位和高16位。前者由DQGATE0,端接电阻,DQGATE1组成;后者由由DQGATE2,端接电阻,DQGATE3组成。依下列公式分别计算DQGATE网络低、高16位的连线长度,然后按照下图所示的拓扑结构进行布线。

DQGATE_L = DDRCLKOUTP + (DDRDQSOP + DDRDQS1P) / 2

DQGATE_H = DDRCLKOUTP + (DDRDQS2P + DDRDQS3P) / 2

注意计算网络长度时,请将端接电阻两侧的线路合并计算。布线时,请控制DQGATE走线长度的误差在100mil以内。


- 14) Vref的走线宽度必须大于20mi I, Vref上纹波过大,有可能造成读写操作出错。Vref与同层其它信号线间距最好达到20mi I 以上,Vref必须跟随VDDQ电源变化,可以通过分压电阻产生,分压电阻的精度要求为1%。
- 15) 反复检查VTT、Vref、Vddq的电容滤波效果和电源平面是否能满足电流和功耗的问题, VTT电源平面应该和DIMM内存条紧紧相邻;
- 16) PCB走线顺序: VTT电源平面及匹配电阻、Vref电源、时钟组、数据组、地址组、命令组、VDDO或VDD电源。
- 17) 串、并联电阻的位置以器件手册推荐、客户要求或者仿真结果为准,在不能判定时一般串阻靠近主芯片放置,并联电阻靠近DDRII放置,对于菊花链结构的一般放置在最末端,对于远端分支结构的放置在第一个远端分叉点上,分叉点到并联电阻的距离尽量短,以减少STUB的长度。



18) 间距要求

Route Spacing Requirements ADDR CTRL and CK Other DDR2 NET CLASS 4w min w - Trace width ADDR CTRL 3w min ADDR CTRL 4w min These nets must be skew CK Spaced to maintain matched to each other. proper differential See matching and topology impedance for CK/CK# requirements. CK# 4w min ADDR_CTRL 4w min Other DDR2 NET CLASS 4w min ADDR CTRL 4w min Other DDR2 NET CLASS

Matching and Topology Requirements ADDR_CTRL and CK



For ADDR_CTRL and CK:

- 1) Length B should match length C within 100mils.
- Length A to C and A to B should match within 100 mils within ADDR_CTRL net class.
- Series terminating resistor, if desired, should be located closest to DSP as possible.
- Length A should be maximized while meeting the above specifications.

In addition, for CK:

 The length of CK should match length of net CK# within +/-10 mils.



三、DSP带DDRII的PCB设计

DSP简介---TI公司

数字信号处理器(DSP)& ARM 微处理器

- 选择平台 - 选择器件 - 查找软件和工具 - 获取支持 - 开始使用

ARM 微处理器 数字信号处理器(DSP)。 选择器件 接处理器类型 多核 DSP 部低功款 DSP 32 (ÿ ARM® MPU DSP 和 DSP + ARM® ARM DEPIRED ARM SECTION © Sitara™ Cortex-A8 和 ARM9 ○ C8000™ 单执 ○ C8000 * 歩枝 © C5000™ 接应用 06000™ + ARM3 选择一个应用 ٧ □ DaVinci™ 视模处理等 拉模化系统 超位系列 かつせい more x面 in sub 超点 tot 和過級。破器: 有为一个压力表。定点停点定、使器 高达 more set 色龙蛇 more i使器。 南世記 3月12日 - 80 m 玩摆 个提供手统 ٧ 高达 palm の高速減率 est in to 1500% interaction ||12 高速速度 HDDD: 003200931 賽馬 HAND COMPANIES AND FOR 高速 akt un seine bestimbere, dietat kill TODAK POWING SERVICE ON LCC ON TRU Hot 2 c 200 y 2004 Cy SATAN CELY 100 y CBL Replaces Total to Tomars 起便感 19320 TODGO, ADA, SO MADON, POLITICA 世、韓田剛 按编解码器 PONCO MISCON MASON 減性 个细辑模型 三型白动化。正确状态层标题。二级计算 观点、古境、语言、安全、本族、现代和侧丘 回機能を経済さ、必必過2、回機が事件。 电信、医疗、自然关键型应服、差较 5 Y 4 100 % 21 10 **Ⅲ** 2.99 🖺 20000 \$2 20500 家康 10.00 素素 物の変素 器件事便提索

O # # 18 0



三、DSP带DDRII的PCB设计

按器件系列选择

数字信号处理器和 ARM 微处理器平台 (211)

Sitara ARM Cortex-A8 和 ARM9 微处理器 (14)

AM389× ARM Cortex-A8 性能 系列 (2)

AM37×ARM Cortex-A8 性能 系列 (2)

AM35x ARM Cortex-A8 超值系列 (2)

AM1×ARM9 高性能 系列 (6)

OMAP3503/15 ARM Cortex-A8 性能 系列 (2)

C6000 高性能 DSP (85)

TMS320C674×低功耗 DSP (6)

TMS320C67x DSP (21)

TMS320C645x DSP (12)

TMS320C64x DSP (37)

TMS320C62x DSP (9)

C6-integra DSP+ARM 处理器 (4)

TMS320C6A816×处理器 (2)

OMAP-L1×处理器 (2)

DaVinci ™ 数字媒体处理器 (60)

TMS320DM37×SOC (4)

OMAP3525/30 处理器 (2)

基于 TMS320DM3×ARM9 的 SOC (9)

TMS320DM646x SOC (5)

TMS320DM644x SOC (6)

TMS320DM643x DSP (13)

TMS320DM64x DSP (15)

TMS320DM814x SOC (2)

TMS320DM816x SOC (4)

C6000 高性能多核 DSP (10)

TMS320C66x DSP (4)

TMS320C647x DSP (6)

C5000 超低功耗 DSP (38)

TMS320C55x DSP (19)

TMS320C54x DSP (19)

出版 西斯森斯斯有政	Pari Number	Status	HAM Frequency (KR) (MHz)	MEGTU	الوا	Peak MMACS	On-Chip I 1.SRAN	On-Chip 12.SRAM	FMF	External Memory Type Supported	UNIA (Ch)	FMAC.	PCI	HPI	Nicrsip	MEASP	
	TM852CCC424 700	ACTIVE	7::		1 CB/s)	3900	1121 E	1231 E	FMFs	Askind ERICK LICHAS SIDRARI NANC HEST	EUW)		1 0% 95 95 0 E,	hi	2	1	
	THE POPULATION	ATTA	7		1 (1544)		110kF	12845	TONA Ah EMPA		Oli EDMA		1 025 81 000 0045 0045	Ji.	:	1	
	THETSOCRAWISON	APTST	511		1 (1644+		11240	IPTKT	12/8 Ah	ECES SOMM NAME FIRST	Uli FDMA		1 32 81 11 11 11	1 %- 3i.	,	1	
П	TMC.5006424-400	SOLVE	\$		 (((± + + + + + + + + + + + + + + + +		HIZKE	12940	EMPA Di	DDES BURNN NAME FIRSK	Oh EDNA		1 0 0 0 0 H		1	1	•



三、DSP带DDRII的PCB设计

Ti -DSP







四、FPGA带DDRII的PCB设计

一、Al tera与DDR的连接

Table 4. Altera External Memory Interface Support (1)

Device	DDR3 SDRAM	DDR2 SDRAM	DDR SDRAM	RLDRAM II	QDRII/+ SRAM
Stratix IV	1,067 Mbps 533 MHz	800 Mbps 400 MHz	400 Mbps 200 MHz	1,600 Mbps 400 MHz	1,400 Mbps 350 MHz
Stratix III	1,067 Mbps 533 MHz	800 Mbps 400 MHz	400 Mbps 200 MHz	1,600 Mbps 400 MHz	1,400 Mbps 350 MHz
Stratix II/GX		667 Mbps 333 MHz	400 Mbps 200 MHz	1,200 Mbps 300 MHz	1,200 Mbps 300 MHz
HardCopy® IV	800 Mbps 400 MHz	667 Mbps 333 MHz	400 Mbps 200 MHz	1,600 Mbps 400 MHz	1,400 Mbps 350 MHz
HardCopy III	800 Mbps 400 MHz	667 Mbps 333 MHz	400 Mbps 200 MHz	1,600 Mbps 400 MHz	1,400 Mbps 350 MHz
HardCopy II		533 Mbps 267 MHz	400 Mbps 200 MHz	1,000 Mbps 250 MHz	1,000 Mbps 250 MHz
Stratix and Stratix GX			400 Mbps 200 MHz	400 Mbps 200 MHz	800 Mbps 200 MHz
Cyclone® III		333 Mbps 167 MHz	333 Mbps 167 MHz		333 Mbps 167 MHz (2)
Cyclone II		400 Mbps 200 MHz	333 Mbps 167 MHz		333 Mbps 167 MHz (2)
Arria® GX		466 Mbps 233 MHz	400 Mbps 200 MHz		

A/-2---



四、FPGA带DDRII的PCB设计

Xilinx - FPGA







五、MPU带DDRII的PCB设计

Freescale - MPU:





六、ARM带DDRII的PCB设计

Freescale - ARM:





七、主板的DDRII的PCB设计

AMD-DDR3





八、特殊案例介绍






问题答疑

VAny Question?





销销