


五、(10 分) 用两个四选一数据选择器,构造一位二进制数的全加器电路。写出真值表、卡洛图、函数表达式以及电路图。



六、(10分)在输入信号 A、B、C、D 与输出信号 F的波形如图所示。试用"与一非"门设计完成该功能的组合逻辑电路。写出真值表、卡洛图、函数表




## 七、(15分) 试用 74283 和少量门电路设计一个 4位十二进制全加器电路。




74283为4倍2进制如底色 6的模的进位,因此,对于 下力12的部作十分处理。实 被模位进位






八、(15分) 试分析如题图所示的电路中

- (1)是否存在功能险象,判断在何种情况下出现险象,并取其中任一例, 画出它们的仿真波形。
- (2)是否存在逻辑险象,判断在何种情况下出现险象,并安排合适的测试 顺序,画出它们的仿真波形。
  - (3) 试修改电路,消除逻辑险象。





(2)存在逻辑险象 (卡湖剧相切)

多 B=1, C=0 时, 下=A·A 在A,0→1的上升沿, 会有"广险象

