《计算机系统结构》复习思考题

	, 2, 6	. 24 (2 4, 2
	、选择题	
1、	下列系统设计的定量原理中,指令系统设计主	要遵循的是()
	(A)程序访问局部性原理	(B)Amdahl 定律
	(C)重点关注经常性事件	(D)利用 CPU 性能公式
2、	相对于 CISC, RISC 执行程序速度快的原因是	()
	(A)RISC 中指令条数较少	(B)RISC 中生成的目标代码较短
	(C)RISC 中平均 CPI 较少	(D)RISC 中仅 load 和 store 指令访存
3、	线性流水线中,下列选项与最大吞吐率有关的;	是 ()
	(A)各个段的执行时间	(B)最快段的执行时间
	(C)最慢段的执行时间	(D)最后段的执行时间
4、	静态调度超标量流水线中, 下列叙述错误的是	() 。
	(A)无需设置指令窗口	(B)发射包中不含数据冒险指令
	(C)发射包中指令数量固定	(D)指令按序执行
5、	下列 Cache 优化方法中,会增加缺失开销的是	() 。
	(A)增加块大小	(B)增加相联度
	(C)硬件预取	
6、	集中式阵列处理机中,下列叙述错误的是() 。
	(A)每个 PE 不带 LM	(B)各 PE 同时处理向量的不同分量
	(C)IN 用于 PE-PE 间通信	(D)IN 控制通过专用指令实现
7、	下列有关互连网络 IN 的叙述中,错误的是() 。
	(A)IN 可不支持 N!种映像	(B)IN 的互连特性仅由拓扑结构决定
	(C)蝶式函数是一种互逆函数	(D)IN 的分布控制仅适用于 MIMD
8、	下列并行计算机结构属性中,DSM 与 MPP 采	用相同方案的是()。
	(A)存储器互连结构	(B)访存模型

二、判断题

(C)通信模型

	, , , , , –
1,	现代计算机均在多道程序环境下执行程序,并且采用流水方式执行,评价其性能的常用
	指标是吞吐率和加速比。()
2,	指令系统设计的4个基本原则中,与指令集功能设计有关的是规整性。()
3、	线性流水线中,不允许出现结构冒险(如功能部件复用)。()
4、	多线程处理器是一种单处理器。()

(D)同步机制

5、访问 Cache 时,取目录项与取缓冲块可同时进行,比较标记与读/写块内的字不能同时进

行。()

- 6、向量功能部件是流水化的标量部件。()
- 7、MIMD 计算机的互连网络中,开关元件既可以采用分布控制方式,又可以采用集中控制方式。()
- 8、某 SMP 采用 MESI 协议实现 Cache 一致性,主存块 u 在处理器 P1 中为 I 态, P1 发出块 u 读请求时,不会导致总线上出现写回事务 BusWB。()

三、简答题

- 1、Flynn 分类法的分类方法、分类结果?该分类方法的局限性是什么?
- 2、程序中有哪些方面并行性? 开发并行性有哪些途径? 举例说明。
- 3、存储器编址单位、GPR长度与数据表示的关系是什么?为什么?
- 4、MEM 型操作数常支持多种寻址方式,而 REG 型操作数只支持一种寻址方式,为什么?
- 5、流水线采用延迟转移法处理控制冒险时,软件还是硬件处理?如何处理?
- 6、某线性、按序流动流水线的各功能段不等长,如何优化流水线,以提高吞吐率?
- 7、Tomasulo 算法流水线想要实现 CPI<1,除 IF 段外,对其余段的要求是什么?
- 8、将 Tomasulo 算法流水线改为推测执行流水线时, 需增设哪些部件? 作用是什么?
- 9、读失效优先于写方法可优化 Cache 的缺失开销,相对于常规 Cache,需增设什么硬件?
- 10、虚拟存储器中,共享区域保护有哪些实现方法?如何实现?
- 11、向量寄存器可同时分别读、写1个分量,但需要1个时钟周期,其原因是什么?
- 12、多媒体 SIMD 技术如何实现软件兼容性的?
- 13、互连网络的互连函数小于 N!种(N 为节点数)时,如何实现节点间任意互连?
- 14、互连网络的组成要素是什么,每个要素的功能/功效是什么?
- 15、MESI 协议适用于采用哪种写策略的 Cache? 各 Cache 监听到总线操作时,地址期需要提供的应答信号有哪些??
- 16、同步事件由哪几个阶段组成?不同同步事件各个阶段的操作分别是什么?

四、应用题

1、[习题 1.7]某计算机主频为 400MHz,执行基准测试程序时,程序中指令类型、执行数量和平均时钟周期数如下表所示。求该程序的 CPI、MIPS 和执行时间。

指令类型	指令执行数量	平均时钟周期数
整数	45000	1
数据传送	75000	2
浮点	8000	4
分支	1500	2

2、[PPT2-39 例改]某 16 位模型机有 4 个 GPR,MEM 按字节编址、地址空间为 16 位。指令集采用 R-M 型 GPR 结构,指令中显式 OPD 个数 \leq 2 个。OPD 有 8 位整数、16 位整数

两种类型,OPD 可放在 GPR、MEM 中。指令功能仅支持 8 种双目操作,其中,R-R 型指令有 4 种,每条指令只支持 16 位 OPD; R-M 型指令有 4 种,每条指令均支持 8 位和 16 位 OPD,目的 OPD 均可放在 GPR 或 MEM 中,其中,1 条指令的 M 型 OPD(M_OPD)为寄存器间接寻址方式,其余 3 条指令的 M OPD 为基址寻址(偏移量为 7 位)方式。


- (1) 该指令系统应采用什么指令字结构? M OPD 的地址码占几位?
- (2) 设计该指令系统的指令格式,说明各字段的含义及长度。
- 3、[PPT3-25 练习题]MIPS 五段流水线中,写 GPRs 放在前半拍完成(后半拍可读出所写数据),设置有 EX 段→EX 段转发线路,采用转发+阻塞法处理数据冒险。现有如下 MIPS 指令序列:

I1: add \$4, \$5, \$6 ; \$4 \leftarrow \$5+\$6 I2: sub \$7, \$4, \$6 ; \$7 \leftarrow \$4-\$6 I3: or \$8, \$4, \$6 ; \$8 \leftarrow \$4 | \$6 I4: 1w \$6, 20(\$8) ; \$6 \leftarrow M[\$8+20] I4: sw \$6, 20(\$4) ; M[\$4+20] \leftarrow \$6

哪些指令间存在 RAW 冒险、各需停顿多少拍?代码执行时间是多少?

4、[PPT4-26 例改]某推测执行指令流水线由取指(IF)、发射(IS)、执行(EX)、写回(WB)、

确认(IC)五个段组成,动态调度采用 Tomasulo 算法,分支预测采用 2 位饱和计数预测算法,流水线结构如图所示。其中, JEU 为分支执行单元(实现分支指令功能), RS-ALU、RS-JEU 分别为 ALU、JEU 的保留站; EX 段中的访存部件时延为 2 拍(地址计算和访存各占 1 拍), ALU、JEU 及其余段的时延均为 1 拍; RS、FLB 及 ROB 的结构及行数如下表所示,保留



站中有多条 OPD 就绪的指令时,按指令进入次序进行选择。



注: Qi、Qj及Qk 均为ROB项号(即ROB#);ROB中,Type表示结果类型(分支BR/存数ST/其他OT),Addr表示目的OPD 地址,Vi表示目的OPD值,St表示执行状态(IS/EX/WB)

- (1) RAW、WAR、WAW 冒险分别采用什么方法来消除?
- (2) 采用 BHT、BTB 实现分支预测时,其基本结构是什么?何时预测?预测成功、预测失败时需停顿多少拍?
 - (3) WB 段的功能是什么? IC 段如何才能实现按序确认?

(4) 对于下列指令序列, I2 执行到 WB 段时,上述各表格的内容是什么?指令执行完需要多少拍?

I1: F1=F2+5

I2: F3=M[F2+0]

I3: F4=F1*F3

I4: F1=F2/2

I5: F3=F1/4

5、[PPT5-25 及 PPT5-73 例改]某 Corei7 的各级 TLB 及 Cache 均采用贯穿式结构,命中时间如下表所示,T $_{\text{@P(L1\$)}}$ 不包含与 ITLB/DTLB 重叠的时间,访问页表项的时延为 80Tc,调入主存块的时延为 95Tc。

ITLB	DTLB	L2TLB	L1-I\$	L1-D\$	L2\$	L3\$
1Tc	1Tc	3Tc	1Tc	1Tc	6Тс	20Tc

- (1) 若 $F_{\text{ITLB}} = F_{\text{DTLB}} = 0.2\%$, $F_{\text{L2TLB}} = 0.6\%$, $F_{\text{页表}} = 0\%$,计算地址变换的平均时间。
- (2) 若访存时 L2TLB 命中、L1-D\$命中,则访存时延最少是多少?
- (3) 若理想 CPI 为 2.0,程序中每条指令平均访存 1.3 次,地址变换平均时间为 $1.5T_{\rm C}$,数据访问的平均访问时间为 $2.5T_{\rm C}$,则实际 CPI 是多少?
- 6、[PPT6-8 例]某向量处理机中,若向量存取、浮点加、浮点乘部件的时延分别为 8、8、14 个时钟周期,向量寄存器长度为 64,读、写时延均为 1 个时钟周期。对于下列向量指令序列(向量长度均为 64),写出采用串行、多功能部件并行、链接方式执行时的时间。

V3←M[R0]

V2**←**V0+V1

V4**←**V3*****V2

- 7、[PPT7-12 例改]某 8 个节点的循环移数网,可实现的互连函数为 f(x)=x+2^i,i=0,1,2, 画出该网络的拓扑结构,该网络直径是多少?与 3#节点距离最远的节点是什么?
- 8、[PPT8-18 例改]若 SMP 包含 4 个处理器,各处理器的 Cache 一致性采用 MESI 协议实现,各处理器中块 u 的初态均未空,分别写出 P0 读块 u、P2 读块 u、P2 写块 u、P3 写块 u 时,各 Cache 中块 u 的状态转换、总线上产生的总线事务类型、监听信号状态。