

lab4 report


实验内容

- 设计单周期 CPU
- 实现 `add`, `addi`, `lui`, `auipc`, `beq`, `blt`, `jal`, `jalr`, `lw`, `sw` 十条基本指令
- 实现 `sll`, `srl`, `sra`, `sub`, `and`, `or`, `bne`, `bge`, `bltu` 九条指令 (选做)
- 通过仿真 debug, 上板测试


实验原理

数据通路

CPU



MEM



源代码

Control

“

控制模块，CPU 最核心的模块

```

1 module Control(
2     input [31:0] inst, // 指令
3     output jal, jalr, // jal or jalr
4     output [2:0] br_type, // 跳转类型
5     output reg wb_en, // 寄存器写回使能
6     output reg [1:0] wb_sel, // 寄存器写回选择
7     output reg mem_we, // 内存写使能
8     output reg alu_op1_sel, alu_op2_sel, // alu 操作数选择
9     output reg [3:0] alu_ctrl, // alu 功能选择
10    output reg [2:0] imm_type // 立即数类型
11);
12 assign jal = (inst[6:0] == 7'b1101111);
13 assign jalr = (inst[6:0] == 7'b1100111);
14 // 跳转类型, 010 代表不跳转
15 assign br_type = (inst[6:0] == 7'b1100011) ? inst[14:12] : 3'b010;
16 always @(*) begin
17     case (inst[6:0])
18         // addi
19         7'b0010011: begin
20             wb_en = 1'b1;
21             // 0:alu结果, 1:pc自增, 2:内存, 3:立即数
22             wb_sel = 2'b00;
23             mem_we = 1'b0;

```

```

24     alu_op1_sel = 1'b0; // 0:寄存器, 1:PC
25     alu_op2_sel = 1'b1; // 0:寄存器, 1:立即数
26     // 1111 代表不使用 ALU
27     alu_ctrl = (inst[14:12] == 3'b000 ? 4'b0000 : 4'b1111);
28     imm_type = 3'b000; // 立即数类型
29 end
30 // add, and, or, sub, sll, srl, sra
31 7'b0110011: begin
32     wb_en = 1'b1;
33     wb_sel = 2'b00;
34     mem_we = 1'b0;
35     alu_op1_sel = 1'b0;
36     alu_op2_sel = 1'b0;
37     case (inst[14:12])
38         3'b000: alu_ctrl = (inst[30] ? 4'b0001 : 4'b0000); // add, sub
39         3'b110: alu_ctrl = 4'b0110; // or
40         3'b111: alu_ctrl = 4'b0101; // and
41         3'b001: alu_ctrl = 4'b1001; // sll
42         3'b101: alu_ctrl = (inst[30] ? 4'b1010 : 4'b1000); // sra, srl
43         default: alu_ctrl = 4'b1111;
44     endcase
45     imm_type = 3'b111; // 111 代表不需要立即数
46 end
47 // 此处省略。。。
48 default: begin
49     wb_en = 1'b0;
50     wb_sel = 2'b00;
51     mem_we = 1'b0;
52     alu_op1_sel = 1'b0;
53     alu_op2_sel = 1'b0;
54     alu_ctrl = 4'b1111;
55     imm_type = 3'b111;
56 end
57 endcase
58 end
59 endmodule

```

`jal` 和 `jalr` 可以直接判断, `br_type` 可以直接赋值, 其他的根据指令条件赋值。

例如: `addi` 指令需要写回寄存器, 写回来源选择 `alu` 输出, `alu` 操作数分别为寄存器和立即数, 不需要写内存, `alu` 功能选择加法, 立即数类型为 `imm[11:0]` (000)

Imm

“

立即数生成模块，根据指令生成立即数

```

1 module IMM(
2     input [31:0] inst, // 指令
3     input [2:0] imm_type, // 立即数类型
4     output reg [31:0] imm // 生成结果
5 );
6 // 根据立即数类型生成立即数
7 always @(*) begin
8     case (imm_type)
9         3'b000: imm = { {20{inst[31]}}, inst[31:20] }; // addi, jalr, lw
10        3'b001: imm = { inst[31:12], 12'b0 }; // lui, auipc
11        3'b010: imm = { {11{inst[31]}}, inst[31], inst[19:12], inst[20],
inst[30:21], 1'b0 }; // jal
12        3'b011: imm = { {19{inst[31]}}, inst[31], inst[7], inst[30:25], inst[11:8],
1'b0 }; // beq, blt
13        3'b100: imm = { {20{inst[31]}}, inst[31:25], inst[11:7] }; // sw
14        default: imm = 32'b0;
15    endcase
16 end
17 endmodule

```

在要实现的指令体系下只有如上 5 种立即数类型，根据指令格式分类生成即可。

Branch

“

分支模块，单独处理分支指令

```

1 module Branch(
2     input [31:0] op1, // 操作数 1 (寄存器)
3     input [31:0] op2, // 操作数 2 (寄存器)
4     input [2:0] br_type, // 跳转类型
5     output reg br // 跳转使能
6 );
7 always @(*) begin
8     case (br_type)
9         3'b000: br = (op1 == op2); // beq
10        3'b001: br = (op1 != op2); // bne
11        3'b100: br = (op1[31] == op2[31] ? op1 < op2 : op1[31]); // blt
12        3'b101: br = (op1[31] == op2[31] ? op1 >= op2 : ~op1[31]); // bge
13        3'b110: br = (op1 < op2); // bltu
14        default: br = 0;
15    endcase
16 end

```

17 | endmodule

在要实现的指令体系下只有如上 5 种分支类型，根据指令分类处理。

ALU

“

alu 模块，复用 lab1

略

RF

“

寄存器堆，复用 lab2

略

CPU

“

CPU 顶层模块，按数据通路接线即可

```

1 module CPU(
2     input clk,
3     input rst,
4     // MEM And MMIO Data BUS
5     output [31:0] im_addr,
6     input [31:0] im_dout,
7     output [31:0] mem_addr,
8     output mem_we,
9     output [31:0] mem_din,
10    input [31:0] mem_dout,
11    // Debug BUS with PDU
12    output [31:0] current_pc, // current_pc
13    output [31:0] next_pc,
14    input [31:0] cpu_check_addr, // Check current datapath state (code)
15    output [31:0] cpu_check_data // Current datapath state data
16 );
17 wire [31:0] pc_cur;
18 wire [31:0] pc_next;
19 wire [31:0] inst;
20 assign inst = im_dout;
21 wire [31:0] mem_rd;
```

```

22 assign mem_rd = mem_dout;
23 PC pc(
24     .clk(clk),
25     .rst(rst),
26     .pc_next(pc_next),
27     .pc_cur(pc_cur)
28 );
29 wire [31:0] pc_add4;
30 ADD add0(
31     .a(pc_cur),
32     .b(32'h4),
33     .sum(pc_add4)
34 );
35 wire [31:0] pc_jalr;
36 wire [31:0] alu_res;
37 AND and0(
38     .a(alu_res),
39     .b(32'hffffffffe),
40     .out(pc_jalr)
41 );
42 wire [31:0] rd0;
43 wire [31:0] rd1;
44 wire [2:0] br_type;
45 wire br;
46 Branch branch0(
47     .op1(rd0),
48     .op2(rd1),
49     .br_type(br_type),
50     .br(br)
51 );
52 wire jal, jalr;
53 PC_MUX pc_mux0(
54     .pc_add4(pc_add4),
55     .alu_res(alu_res),
56     .pc_jalr(pc_jalr),
57     .jal(jal),
58     .jalr(jalr),
59     .br(br),
60     .pc_next(pc_next)
61 );
62 wire [31:0] wb_data;
63 wire wb_en;
64 wire [31:0] rd_dbg;
65 RF rf(
66     .clk(clk),

```

```

67     .we(wb_en),
68     .wa(inst[11:7]),
69     .wd(wb_data),
70     .ra0(inst[19:15]),
71     .ra1(inst[24:20]),
72     .rd0(rd0),
73     .rd1(rd1),
74     .ra_dbg(cpu_check_addr[4:0]),
75     .rd_dbg(rd_dbg)
76 );
77 wire alu_op1_sel;
78 wire [31:0] alu_op1;
79 MUX1 alu_sel1(
80     .sr0(rd0),
81     .sr1(pc_cur),
82     .alu_sel(alu_op1_sel),
83     .sr_out(alu_op1)
84 );
85 wire [31:0] imm;
86 wire alu_op2_sel;
87 wire [31:0] alu_op2;
88 MUX1 alu_sel2(
89     .sr0(rd1),
90     .sr1(imm),
91     .alu_sel(alu_op2_sel),
92     .sr_out(alu_op2)
93 );
94 wire [3:0] alu_ctrl;
95 alu #(.WIDTH(32)) alu0(
96     .a(alu_op1),
97     .b(alu_op2),
98     .func(alu_ctrl),
99     .y(alu_res)
100 );
101 wire [1:0] wb_sel;
102 MUX2 wb_mux(
103     .sr0(alu_res),
104     .sr1(pc_add4),
105     .sr2(mem_rd),
106     .sr3(imm),
107     .wb_sel(wb_sel),
108     .sr_out(wb_data)
109 );
110 wire [2:0] imm_type;
111 Control control(

```

```

112     .inst(inst),
113     .jal(jal),
114     .jalr(jalr),
115     .br_type(br_type),
116     .wb_en(wb_en),
117     .wb_sel(wb_sel),
118     .mem_we(mem_we),
119     .alu_op1_sel(alu_op1_sel),
120     .alu_op2_sel(alu_op2_sel),
121     .alu_ctrl(alu_ctrl),
122     .imm_type(imm_type)
123 );
124 IMM imm0(
125     .inst(inst),
126     .imm_type(imm_type),
127     .imm(imm)
128 );
129 wire [31:0] check_data;
130 CHECK check(
131     .pc_in(pc_next),
132     .pc_out(pc_cur),
133     .instruction(inst),
134     .rf_ra0(inst[19:15]),
135     .rf_ra1(inst[24:20]),
136     .rf_rd0(rd0),
137     .rf_rd1(rd1),
138     .rf_wa(inst[11:7]),
139     .rf_wd(wb_data),
140     .rf_we(wb_en),
141     .imm(imm),
142     .alu_sr1(alu_op1),
143     .alu_sr2(alu_op2),
144     .alu_func(alu_ctrl),
145     .alu_ans(alu_res),
146     .pc_jalr(pc_jalr),
147     .dm_addr(alu_res),
148     .dm_din(mem_din),
149     .dm_dout(mem_rd),
150     .dm_we(mem_we),
151     .check_addr(cpu_check_addr),
152     .check_data(check_data)
153 );
154 MUX1 check_mux(
155     .sr0(check_data),
156     .sr1(rd_dbg),

```



```

157     .alu_sel(cpu_check_addr[12]),
158     .sr_out(cpu_check_data)
159 );
160 assign current_pc = pc_cur;
161 assign next_pc = pc_next;
162 assign im_addr = pc_cur;
163 assign mem_addr = alu_res;
164 assign mem_din = rd1;
165 endmodule

```

实验分析

数据通路的差异

教材上的数据通路：




图2 单周期数据通路

本实验数据通路与上图的主要差异：

- 将内存模块独立于 CPU 之外，几乎无影响
- 将分支判断独立于 alu 之外，影响 beq, bne 等指令（条件判断不再需要 alu）
- Control 模块接收整个指令，而不只是 opcode，影响所有指令，能控制的东西更多了
- 寄存器堆写回选择器变为四选一，影响要写寄存器的 addi, add, lui 等指令（例如，lui 指令不再需要 alu）
- pc 写入选择器变为三选一，影响 jal 和 jalr, (jalr 写回数据需要额外把第一位清零)
-

🌀 实验总结

错误总结

- 仿真时间不足，程序跑不完整(设置里改)
- 看漏了一句话：MEM 需要对传入的地址除以 4，也就是右移两位之后再接入存储器。(没认真看手册)
- Control 模块刚开始是按输出分类，容易遗漏和出错，且不直观(码风问题)
- 编写的测试代码出错：在 `test.asm` 里添加了选做指令的测试，没注意后面有 `auipc` 指令(好坑，感受到了代码协作的难)

体验

助教的实验手册 YYDS!