Lab1 report

%实验目的与内容

实验目的

- 掌握算术逻辑单元 (ALU) 的功能
- 掌握数据通路和有限状态机的设计方法
- 掌握组合电路和时序电路,以及参数化、结构化的 Verilog 描述方法

实验内容

1. 算术逻辑单元(ALU)及测试:


- ① 设计两个操作数的 ALU 模块,实现包括加、减、大小比较、左移或右移等功能,并可进行溢出判断。
- ② 设计 ALU 测试模块,可通过分时复用依次输入两操作数和操作类型,调用 ALU 模块进行计算并返回结果。

2. ALU应用: 计算斐波那契—卢卡斯数列 (FLS)

- ① 设计 FLS 模块,调用 ALU 实现 FLS 数列的计算,可通过分时复用输入初始两项和操作模式,通过按钮得到数列的下一项。
- ② 设计实现工作模式的动态改变,即在任意时刻都可以通过按钮和开关改变 FLS 的工作模式,继续按按钮即可得到新工作模式下的数列下一项。


% 逻辑设计

底层模块的框图



alu test

数据通路



核心代码

h5 alu 模块

h5 取按钮边沿

```
1  //取一周期的开关脉冲
2  reg temp1, temp2;
3  always @(posedge clk) temp1 <= en;
4  always @(posedge clk) temp2 <= temp1;
5  assign btn = temp1 & (~temp2);
6  endmodule</pre>
```


h5 分时复用

```
always @(posedge clk) begin
 2
         if (ena) begin
 3
             a <= x;
 4
             b <= 6'b0;
             func <= 4'b0;
 6
         end
 7
         else if (enb) begin
 8
             a <= a;
 9
             b \ll x;
10
             func <= 4'b0;
11
         end
```


```
12
         else if (enf) begin
13
              a <= a;
14
             b <= b;
15
              func <= x[3:0];
16
         end
17
         else begin
18
              a <= a;
19
              b <= b;
20
              func <= func;</pre>
21
         end
22
    end
```

FLS

数据通路



状态机



核心代码

h5 状态机

```
1 // 状态定义
2 parameter LOADA = 2'h0, LOADB = 2'h1, LOADF = 2'h2, CALCU = 2'h3;
3 reg [1:0] current_state, next_state;
4 // current_state
6 always @(posedge clk or posedge rst) begin
```

```
if (rst)
 8
              current_state <= LOADA;</pre>
 9
         else
10
              current_state <= next_state;</pre>
11
     end
12
13
     // next state
14
     always @(*) begin
15
         case (current_state)
16
              LOADA: begin
17
                  if (btn)
18
                       next_state <= LOADB;</pre>
19
                  else
20
                       next_state <= LOADA;</pre>
21
              end
22
              LOADB: begin
23
                  if (btn)
24
                       next_state <= LOADF;</pre>
25
                  else
26
                       next_state <= LOADB;</pre>
27
              end
28
              LOADF: begin
29
                  if (btn)
30
                       next_state <= CALCU;</pre>
31
                  else
32
                       next_state <= LOADF;</pre>
33
              end
34
              CALCU: begin
35
                  if (btn)
36
                       next_state <= CALCU;</pre>
37
                  else
38
                       next_state <= LOADF;</pre>
39
              end
40
              default: next_state <= LOADA;</pre>
41
         endcase
42
     end
43
44
     // output
45
     always @(posedge clk or posedge rst) begin
46
         if (rst) begin
47
              func <= 4'b0;
48
              fa <= 7'b0;
49
              fb <= 7'b0;
50
              f <= 7'b0;
51
         end
```

```
52
         else begin
53
             case (next_state)
54
                  LOADA: begin
55
                      func <= 4'b0;
56
                      fa <= d;
57
                      fb <= 7'b0;
58
                      f <= 7'b0;
59
                  end
60
                  LOADB: begin
61
                      func <= 4'b0;
62
                      fa <= fa;
63
                      fb <= d;
64
                      f <= fa;
65
                  end
66
                  LOADF: begin
67
                      func <= d[3:0];
68
                      fa <= fa;
69
                      fb <= fb;
70
                      f \leftarrow fb;
71
                  end
72
                  CALCU: begin
73
                      func <= func;</pre>
74
                      fa <= fb;
75
                      fb <= outcome;</pre>
76
                      f <= fb;
77
                  end
78
                  default: begin
79
                      func <= 4'b0;
80
                      fa <= 7'b0;
81
                      fb <= 7'b0;
                      f <= 7'b0;
82
83
                  end
84
             endcase
85
         end
86
    end
```

% 仿真结果与分析

alu_tb

波形图




解释

加法运算, a = 010100(20), b = 011110(30), func = 0000;

运算结果为 y = 110010(-14), of = 1, 溢出。

fls_tb

波形图



解释


初始两项为 f1 = 2, f2 = 3, 工作模式为加法, 随着按钮依次输出后面的项 5, 8, 13;

更改工作模式为减法,随着按钮输出后面的项-5,18;


清零, 开始新的工作。

% 电路设计与分析

ALU




FLS



66

因为原本生成的 RTL 电路太复杂,不方便截图展示,所以把状态机封装为一个模块,其实上面这张图与设计的数据通路是一致的

state_machine



%总结

收获

- 锻炼了 verilog 代码能力
- 熟悉了 vivado 的使用
- 复习了状态机的设计与三段式写法

体验与建议

难度中等, 无建议