

lab2 report

实验目的与内容

实验目的

- 掌握寄存器堆 (Register File) 功能、时序及其应用
- 掌握存储器的功能、时序
- 熟练掌握数据通路和控制器的设计和描述方法

实验内容

h5 寄存器堆

- 设计 $32 \times \text{WIDTH}$ 寄存器堆 ($x0$ 恒为 0)
- 完成功能仿真

h5 存储器 ip 核

- 分别例化分布式和块式 16×8 位单端口 RAM
- 完成功能仿真, 对比时序差异
- 比较块式 RAM 在不同操作模式下的时序差异
- 比较块式 RAM 输出寄存器不同设置下的时序差异 (选做)

h5 FIFO 队列

- 设计实现依赖寄存器堆的 FIFO 队列模块, 包括 LCU(控制模块), RF(存储模块), SDU(显示模块)
- 完成功能仿真
- 在 FPGAOOL 中测试

添加功能: (选做)

- sw4 开启时, 队头作为地址输入分布式存储器, 输出对应数据; sw4 关闭时, 恢复原来的功能(显示出队的数据)
- 将队头始终显示在最右端

逻辑设计

寄存器堆

h5 代码

```

1 module register_file #(parameter WIDTH = 32) (
2     input clk, //时钟 (上升沿有效)
3     input [4 : 0] ra0, //读端口0地址
4     output[WIDTH - 1 : 0] rd0, //读端口0数据
5     input[4: 0] ra1, //读端口1地址
6     output[WIDTH - 1 : 0] rd1, //读端口1数据
7     input[4 : 0] wa, //写端口地址
8     input we, //写使能, 高电平有效
9     input[WIDTH - 1 : 0] wd //写端口数据
10 );
11 //寄存器文件
12 reg [WIDTH - 1 : 0] regfile[0 : 31];
13 // x0寄存器始终为0
14 initial regfile[0] = 0;
15 //读端口
16 assign rd0 = regfile[ra0];
17 assign rd1 = regfile[ra1];
18 //写端口
19 always @ (posedge clk) begin
20     if (we && wa)
21         regfile[wa] <= wd;
22 end
23 endmodule

```

行为方式参数化；初始化 x0 为 0；禁止写入 x0；

存储器 ip 核

h5 代码


```

1 // 例化
2 blk_mem_gen_0 blk (
3     .clka(clk), // input wire clka
4     .wea(we), // input wire [0 : 0] wea
5     .addra(addr), // input wire [3 : 0] addra
6     .dina(din), // input wire [7 : 0] dina
7     .douta(dout_blk) // output wire [7 : 0] douta
8 );


```

FIFO

框图



数据通路



h5 LCU

控制出队入队操作。

入队时，接收 enq(入队使能)，in(入队数据)，输出 wa, wd, we，进入 RF 进行写操作；出队时，接收 deq，输出 ra0 到 RF，进行读操作，读出 rd0 后输出 out，同时输出 valid(数据有效标识) 到 SDU 改变显示；产生 full 和 empty 信号，标识队列的满或空。

h5 RF


寄存器组，两个读端口，一个写端口。

h5 SDU

显示控制模块。

接收 valid 数组，用于判断某个数据是否显示；输出 ra1 到 RF 进行读操作，读出 rd1 后输出到七段数码管 seg；接收队头位置 top，用于计算显示偏移量，使队头始终在最右端。

状态机



代码

h5 LCU

```

1 // full & empty
2 assign full = (wp == rp & valid[wp]);
3 assign empty = ~valid[rp];
4 // 出/入队使能信号处理
5 wire enq0, deq0;
6 sign_edge se0(clk, enq, enq0);
7 sign_edge se1(clk, deq, deq0);
8 // out
9 wire [3:0] rd1;
10 reg flg = 0; // 用于标记出队操作, 去除不必要的输出
11 // 例化存储器
12 dist_mem_gen_0 mem0 (.a(rd0), .d(0), .clk(clk), .we(0), .spo(rd1));
13 always @(*) begin
14     if (sw)
15         out = rd1; // 显示存储器数据
16     else if (flg & ~valid[ra0])
17         out = rd0; // 显示寄存器数据
  
```

```

18     else out = 0;
19 end
20 // current_state
21 always @(posedge clk or posedge rst) begin
22     if (rst)
23         current_state <= IDLE;
24     else
25         current_state <= next_state;
26 end
27 // next_state
28 always @(*) begin
29     if (enq0 & !full)
30         next_state = ENQU;
31     else if (deq0 & !empty)
32         next_state = DEQU;
33     else
34         next_state = IDLE;
35 end
36 // output
37 always @(posedge clk or posedge rst) begin
38     if (rst) begin
39         ra0 <= 0; we <= 0; wa <= 0; wd <= 0;
40         valid <= 0; wp <= 0; rp <= 0; flg <= 0;
41     end
42     else begin
43         case (current_state)
44             IDLE: begin
45                 we <= 0;
46                 if (sw)
47                     ra0 <= rp; // 如果sw4开启, 需要把ra0移到队头
48                 else
49                     ra0 <= rp - 1; // 如果sw4关闭, 需要回到原来的位置
50             end
51             ENQU: begin
52                 we <= 1;
53                 wa <= wp;
54                 wd <= in;
55                 valid[wp] <= 1;
56                 wp <= wp + 1;
57             end
58             DEQU: begin
59                 flg <= 1;
60                 ra0 <= rp;
61                 valid[rp] <= 0;
62                 rp <= rp + 1;

```

```

63         end
64         default: ;
65     endcase
66 end
67 end

```

- 判断队空和队满：头指针等于尾指针且此处数据有效时队满，头指针所指数据无效时队空
- 出入队使能信号处理：两级同步加取边沿
- 输出：sw4 关闭时，ra0 指向上一次出队的元素地址，输出 rd0；sw4 开启时，ra0 指向队头，读出 rd0 后将其作为地址传入存储器，输出得到的 rd1
- 状态机：三段式，三个状态。IDLE 为待机状态，清零写使能，控制输出的切换(sw4开启与否)；ENQU 为入队状态，写使能置 1，在 wp 位置写入数据，设置此地址数据有效(valid)，wp 自增；DEQU 为出队状态，输出出队数据，设置此地址数据无效，rp 自增

h5 RF

```

1 // 寄存器堆
2 reg [3:0] regfile[0:7];
3 initial regfile[0] = 0;
4 // 读
5 assign rd0 = regfile[ra0];
6 assign rd1 = regfile[ra1];
7 // 写
8 always @(posedge clk) begin
9     if (we && wa) begin
10         regfile[wa] <= wd;
11     end
12 end

```

很简单，分析略

h5 SDU

```

1 // 分时复用
2 reg [9:0] count = 0;
3 assign ra1 = an + top;
4 always @(posedge clk) begin
5     count <= count + 1;
6     if (valid[count[9:7] + top]) begin
7         an <= count[9:7];
8         seg <= rd1;
9     end
10    else if (valid[top]) begin
11        an <= 0;
12        seg <= rd1;

```

```


13     end
14     else begin
15         an <= 0;
16         seg <= 0;
17     end
18 end

```

- 通过 count 计数得到新时钟频率，切换数码管选择信号 an 和对应数据 seg。
- 通过队头位置 top 就可以计算显示的位移差，实现 an == 0 时，即第一个数码管始终显示队头元素
- 如果此数码管要显示的数据有效，则显示；否则回到第一个数码管，显示队头元素，如果是空队，显示 0

仿真结果与分析

寄存器堆




向 x1 写入 66，写入成功；向 x0 写入 88，写入失败；

通过 ra0 读取 x1，rd0 输出 66，读取成功；通过 ra1 读取 x0，rd1 输出 0；

存储器 ip 核


h5 分布式与块式对比



分布式的 RAM 读操作是**异步**的，即读即得，不必等待时钟上升沿，若对应地址的数据发生了改变，那么输出也直接更新；

块式的 RAM 读操作是**同步**的，若在非上升沿读取某地址，那么输出会在下一个时钟上升沿得到，若对应地址的数据被写入覆盖掉了，那么输出会在下一个时钟上升沿更新。

h5 不同操作模式对比




写优先：在写入的那个时钟上升沿**同时更新**输出

读优先：在写入时，输出是**此地址原来的数据值**，写入后进行读操作时再更新输出


nochange：写操作时，输出**保持原值不变**(不一定是此地址的原值)，写入后进行读操作时再更新输出

h5 不同输出寄存器设置对比




开启 POR 和开启 COR 相比都不开启时分别输出慢一个周期，两个都开启时慢两个周期。

FIFO 队列



1 入队，入队失败(x0 恒为 0)，2 入队，3入队，4入队，1出队，2出队


电路设计与分析




RTL 生成电路如上，与设计的数据通路一致。

细化模块的生成电路如下：


RF：



SDU:



LCU:



总结

收获

- 锻炼了 verilog 代码能力
- 熟悉了 vivado 的使用
- 复习了状态机的设计与三段式写法

体验和建议

难度中等，无建议