# RISC-V 人脸识别视觉 SoC

赛题一技术报告　　2026 年 11 月 2 日


## 摘要

本作品面向边缘视觉计算，在紫光同创 PG2L200H FPGA 上实现自主 RISC-V 处理器与人脸识别 CNN 加速器协同工作的片上系统。CPU 采用五级顺序双发射流水，支持 RV32I 与 Zmmul，集成两路组相联指令与数据 Cache、分支预测、转发、存储缓冲及机器态异常中断。CNN 以共享阵列复用卷积、深度卷积与逐点卷积，完成滑窗检测、区域裁剪缩放及 64 维人脸特征提取；CPU 负责检测框解码、非极大值抑制、身份比对和门禁状态管理。系统以 27MHz 输入生成 101.25MHz CPU 时钟与 202.5MHz CNN 时钟，经保持总线与 toggle 握手跨域通信；64KB RAM 同时容纳 CoreMark 与人脸固件，由串口菜单选择运行。菜单版交付码流完成 PDS 布局布线并满足时序约束，实板 CoreMark 实测 5.169 CoreMark/MHz，人脸计算吞吐约 60 帧/秒。识别网络另按固定五人名单完成量化感知训练，两个摄像头视角的正确放行率由 56.84%/41.48% 提升到 91.58%/86.03%。作品形成从模块回归、网络对拍到整机实现的验证链，体现通用处理器与专用计算硬件的协同设计。


关键词　RISC-V；顺序双发；CNN 加速器；跨时钟域；人脸验证

## 第一部分　作品概述

### 1.1 功能与特性

系统上电进入统一串口菜单：输入 1 执行 CoreMark v1.0，输出校验值和计时结果后返回菜单；输入 2 进入连续人脸检测、识别与门禁应用；输入 3 调整串口发送节奏。人脸应用采用四帧 320×240 灰度 ROM 作为可重复输入，经 128×96 滑窗检测、ROI 裁剪缩放、64 维特征提取和整数余弦判定，给出检测框、身份结果与门状态：连续两次认证成功开门，连续两次失败关门。LED 指示复位释放、CPU 活动及门状态。

## 1.2 应用领域

本作品适用于资源受限的边缘人脸验证、嵌入式门禁原型和自主 CPU 教学验证。通用 CPU 承担分支密集、控制密集的后处理，专用 CNN 硬件承担规则的卷积与特征计算，模型和程序可分别调整。作品的实板部署与全部实板测量在远程实验平台完成；该平台仅提供码流下载与串口控制台，不开放摄像头、显示器、外部存储等外设接口，设计因此全部使用片上资源：四帧 320×240 灰度图像与模型权重固化于片上 ROM，检测、识别与门控全程在片上完成，仅经 UART 回传结果。片上 ROM 输入保证测量条件可复现；不将该输入方式表述为摄像头实时采集，也不以四帧回放代替开放场景识别率评价。接入摄像头、图形显示或外部存储可作为后续扩展。

## 1.3 主要技术特点

处理器以顺序双发配对、数据转发、动态分支预测和存储缓冲降低流水线停顿，采用 8KB I-cache 和有效 2KB D-cache。CNN 通过描述符驱动共享计算阵列，支持普通卷积、DW 和 PW 运算，并使用 INT8 权重与特征、分组存储和分级移位饱和。CPU 与 CNN 各用独立时钟，跨域访问保留明确的接受、执行和应答边界。双功能固件在同一 64KB RAM 中混合使用 CoreMark 的 O3 优化与门禁代码的 Os 优化；输出、计时与推理职责分开，支持串口分段发送。

## 1.4 主要性能指标

表 1　系统主要指标

| 项目 | 指标 |
| --- | --- |
| 器件与时钟 | PG2L200H-6-FBB676；CPU 101.25MHz；CNN 202.5MHz |
| 处理器与主存 | 五级顺序双发 RV32I+Zmmul；RAM 64KB |
| 菜单版实板实测 | CoreMark 实测 5.169 CM/MHz；计算吞吐约 60 帧/秒 |
| 正式实现 | 菜单版与五人 QAT 版均 All Constraints Met. |
| 人脸识别 | 320×240 四帧 ROM；64 维特征；UART 115200 8N1 |

1.5 主要创新点

（1）将双发 RISC-V 与共享 CNN 计算阵列集成为双时钟 SoC，使控制与密集运算各有分工。（2）在同一 64KB 固件中完成跑分与人脸应用，减少切换工程和码流的操作。（3）按存储层次、关键路径和数据语义共同优化流水线，保留逐位参考验证。

1.6 设计流程

先分别验证 CPU 指令与 CNN 数值语义，再定义寄存器接口、存储布局和跨域协议；随后接入 CPU 正式固件进行多帧联仿。根据完整实现报告优化存储组织和关键路径，逐次执行功能回归。最后构建双功能菜单、检查真实 PLL 频率与时序，生成可下载码流和配套复现脚本。

## 第二部分　系统组成及功能说明

2.1 整体介绍

系统由 CPU 子系统、CNN 子系统、跨时钟域桥和基础外设构成；外设按远程实验平台"仅提供码流下载与串口控制台"的部署条件裁剪，不集成摄像头、显示或外部存储接口，图像输入与模型权重全部驻留片上。CPU、Cache、程序 RAM、UART、GPIO 及计时器位于 clk_sys 域；模型描述符、权重、ACT 特征存储、滑窗帧源、计算阵列、ROI 和 D1 位于 clk_cnn 域。CPU 通过 0x60000000 寄存器窗口启动任务并读取结果，不依赖上位机逐层喂入权重或测试平台替代 CPU 进行调度。





图 1　系统结构与时钟域划分

图 1 中的数据通路以片上存储为中心：ROM 灰度帧经滑窗进入检测网络；CPU 读取检测头，完成解码和筛选后提交 ROI 参数；硬件裁剪缩放并执行识别网络，生成 64 维向量；CPU 与登记模板比对，再更新门状态和输出结果。主机仅用于下载和串口交互。

## 2.2 硬件系统介绍

### 2.2.1 处理器流水线与冲突处理

S5F 处理器采用五级顺序流水，前端取指包最多包含两条指令，前端预译码时按操作类型、寄存器相关和资源冲突决定能否配对。双发射保留程序顺序；后发槽不能绕过较老指令的异常和重定向。不能安全同拍执行的组合拆开发射。CPU 按 RISC-V 规范实现基础整数、乘法与必要机器态控制[1]，DIV/REM 由软件库实现，固件不生成压缩指令。





图 2　CPU 五级双发流水线与 SoC 存储接口详细架构

数据相关由转发、冒险判断和停顿共同处理。ALU、加载和双槽写回具有明确的优先关系；存储缓冲保存待排水写操作，并处理对同地址加载的转发与顺序限制。BTB 提供分支目标和方向信息，RAS 辅助返回预测；解析结果与预测不符时清除年轻指令并校正取指。分支预测不改变按序提交和异常优先级。

图 3 聚焦 CPU 关键设计与实测数据。前端以 256 项 BTB 和 16 项 RAS 提供分支目标与返回地址预测，配合 8 项预取队列跟随预测链取指，实测预测准确率 89.59%、每次失败仅损失 1 拍；预译码决定双发资格，slot1 禁访存是配对拒绝的首要原因（占 41.8%）。执行侧以转发网络消除数据冒险：MEM/WB 双槽结果与 load 返回数据旁路至 EX，Load-Use 停顿为 0；4 项存储缓冲对同地址整字 load 直接转发并保证 IO 次序。存储层次上，D-cache 以预读校验实现零等待快路（82.85%访问、命中率 99.76%），I-cache 8KB 在 169,889 次取指中仅 495 次行填充。47 个 PMU 计数器把这些机制的行为量化为 IPC 分解：1.412 = 2.000×双发射效率 86.6%×有退休拍占比 81.5%，停顿分项与效率总账见表 9、表 10。




图 3　CPU 关键设计：双发射、分支预测与存储层次

机器态接口包含 CSR 读写、非法指令、ECALL、EBREAK、MRET 及中断处理。当前工程通过针对这些机制的定向测试和随机差分验证；这些测试不等同于完整特权架构认证，未对齐访问和部分 CSR 行为仍按工程所支持的子集处理。

### 2.2.2 Cache 与片上存储

表 2　主要存储结构

| 对象 | 组织与用途 |
| --- | --- |
| I-cache | 128 组×2 路×32B，容量 8KB，支持行填充与取指预取 |
| D-cache | 有效 32 组×2 路×32B，容量 2KB，写通与写分配 |
| 程序和数据 RAM | 64KB，存放合并固件、静态数据和栈；栈顶 0xFFF0 |
| ACT 存储 | 4 组 64 位 bank；bank0 深 18432 字，其余各 6144 字；逻辑容量 288KiB |
| 图像与模型 ROM | 四帧 320×240 灰度图、62 条检测/识别卷积描述符及 D1 参数 |

D-cache 数组虽声明更大，当前地址索引使用 addr[9:5]，实际有效容量按 2KB 统计。Cache 预读地址来自较早流水级，只有地址、tag、有效位、填充状态和同地址写前递均满足条件时才走快命中；投机地址不匹配自动回退慢路径，避免以预测数据代替真实访存。

CNN 的 ACT 按 bank 及地址区段重排，利用片上 DRM 保存大容量特征。行缓冲采用四物理行与三列交织 bank，payload 不逐位复位，由有效位提供清零语义，避免大数组因复位描述退化成寄存器。同步读取增加的延迟通过窗口、权重、坐标及有效信号一起对齐。

### 2.2.3 CNN 共享计算结构





图 4　CNN 控制与计算数据通路及 ACT 分银行存储详细架构

检测网络参考 UltraFace，识别网络采用 MobileFaceNet 风格的轻量结构[3-4]。本工程的量化参数、输入分辨率和 64 维输出以实际模型文件为准，不照搬原论文的模型规模或识别准确率。硬件检测部分包含 42 层描述，识别部分包含 20 层描述，D1 独立完成最后的特征变换。

两级网络均以 INT8 定点语义在硬件执行：激活与权重为 8 位、累加 32 位，逐层经"右移+偏置+限幅"完成再量化；检测头输出为线性模式（不做 ReLU）。检测网络共 42 层描述（28 层主干+14 个头层），识别网络为 20 层卷积描述加 D1 全连接，结构如图 5 所示。

检测网络以 128×96 三通道滑窗为输入：B0 步长 2 卷积降至 64×48 并输出 16 通道，随后 B1–B12 按深度可分离卷积逐级加宽，在 B2、B4、B8、B11 四处下采样，通道依次为 32、64、128、256；E0/E1 进一步降到 2×2。四个尺度自 B7p（16×12）、B10p（8×6）、B12p（4×3）、E1p（2×2）引出分类与回归头，输出通道为锚点数×2（背景/人脸）与×4（框回归）并按 8 对齐，全图共 708 个锚框；头部输出经 Q20 定点框解码（256 项指数 LUT，无除法浮点）与 NMS 给出至多 8 个候选框。识别网络以 ROI 模块双线性缩放的 64×64×3 为输入：M0 步长 2 卷积输出 24 通道，M1–M9 以深度卷积加逐点卷积堆叠，通道经 48、88 增至 176、空间尺寸降到 4×4；M10 以 1×1 卷积压至 64 通道，展平为 1024 维向量，由 D1 全连接（1024→64）给出 64 维 embedding，与登记模板做整数余弦比对。





图 5　检测与识别网络结构及量化语义

共享阵列由 4 组、每组 8 个 9 点 PE 组成，共 288 个卷积 PE；普通卷积、深度卷积和逐点卷积通过不同数据路由复用计算资源。D1 使用独立乘法单元。权重和描述符在硬件初始化时装载，层控制器产生特征地址、权重选择、步长、通道组和量化控制。整体实现使用 328 个 APM，包含卷积、D1 及其他定点计算，不将该数量直接换算为实测 TOPS。

输出累加、归约、移位和饱和分级实现；ROI 坐标生成与双线性插值同步推进。流水调整必须同时保持读写地址、有效位和末尾排空关系，不能只在数据线上增加寄存器。逐位参考模型与四态测试用于检查同地址读写、行旋转、PW 回绕及无效数据传播等边界。

图 6 给出关键计算模块的内部组织。共享阵列按 4 页×8 列×9 拍组织 288 个乘累加单元：每个 PE 是寄存器化的 INT8 乘累加器，部分和沿 9 级 tap 逐拍脉动累加；权重寄存器共 2304 位（4×8×9×8bit），在每轮输出/输入通道组迭代开始时整字装入、迭代期间固定，构成权重驻留式数据流。窗口总线以 9×32bit 向阵列供给偏斜对齐的 3×3 窗口数据；输出通路在跨输入通道组累加后完成"右移 sh_req、加 shc 偏置、限幅"三级再量化，ReLU 层限幅到[0,127]，检测头线性层保留[-128,127]，结果以 4×64bit 写回 ACT 分 bank 存储。三种算子复用同一阵列：3×3 普通卷积 9 拍对应核内偏移；深度卷积每页 8 个输出通道槽并行承载 8 个通道；1×1 逐点卷积 9 拍用作组内输入通道偏移、第 9 拍闲置。D1 单元为独立乘法阵列，不经卷积阵列直接完成 1024→64 全连接，输出 64 维 embedding。





图 6　关键计算模块：共享卷积阵列与量化输出通路

### 2.2.4 时钟复位与跨域通信

27MHz 输入经 GPLL 生成 810MHz VCO，分别除 8 和除 4 得到 101.25MHz 与 202.5MHz；输入分频为 1，PFD 为 27MHz。固件计时、UART 分频、SoC 参数和约束使用同一 CPU 频率。POR 计数器与 PLL 锁定共同释放复位，CNN 侧同步释放复位。当前菜单顶层不把 key_n 接入系统复位，退出连续门禁应重新配置或重新上电，不能依赖该按键回菜单。

跨域桥一次只允许一笔事务：CPU 端锁存 45 位请求，即写标志、12 位寄存器地址和 32 位数据，翻转请求 toggle；CNN 端两级同步后执行一次访问，保持 32 位结果并翻转应答 toggle；CPU 收到同步后的应答才完成访问。请求和结果在协议规定的区间保持稳定，多位数据不采用各位独立同步。

物理约束只对第一级同步器和复位跨域入口设置窄例外，45 位请求及 32 位应答保持总线仍施加最大 3.5ns、最小 0ns 约束；第二级和全部域内路径正常分析。虽然两个域来自同一 PLL，接口仍按显式握手协议设计，不能用整域 false path 掩盖跨域数据问题。

### 2.2.5 寄存器地址与外设接口

表 3　软件可见地址

| 地址 | 功能 |
| --- | --- |
| 0x00000000—0x0000FFFF | 64KB 程序与数据 RAM，经 I/D-cache 访问 |
| 0x10000000 / +0x04 | UART 发送数据 / busy 状态 |
| 0x10000008 / +0x0C | UART 接收数据 / 有效与溢出状态；读数据清状态 |
| 0x20000000 / +0x04 | GPIO 输出与诊断 / 关闭启动信标 |
| 0x30000000 / +0x04 | 周期计数器低位 / 低位读取时锁存的高位 |
| 0x30000038 / +0x3C | 性能事件冻结 / 清零并开始新的统计区间 |
| 0x40000000 | 中断控制器寄存器窗口 |
| 0x60000000—0x6000003C | CNN 控制、状态及特征读回，经跨域桥应答 |

板级使用 D18 时钟、AB26 串口 TX、AC26 串口 RX，LED 位于 U16、U15、V17、V16，低电平点亮。无自制 PCB、机械结构或外接摄像头。串口采用 115200、8 位数据、无校验、1 位停止位。具有读副作用的 UART 寄存器与普通 RAM 不同，软件和总线接受逻辑必须按一次事务处理。

## 2.3 软件系统介绍

### 2.3.1 统一菜单与固件构建

sw/menu_main.c 负责菜单分发，sw/gate_board.c 提供 gate_app_run，CoreMark 入口改名为 coremark_main。sw/uart_out.c 是菜单、跑分和门禁输出的公共出口。合并固件采用 64KB 链接布局，CoreMark 以 O3 和循环展开编译，门禁及菜单以 Os 编译；构建时检查镜像容量、栈余量和反汇编中是否出现不支持的 DIV/REM。

CoreMark 使用官方 v1.0 算法源码[2]，算法内核不为跑分修改。固件以 64 位整数恢复毫秒显示精度，菜单汇总按真实周期数计算，与官方输出共用编译参数字符串；计时区间、CRC 校验和至少 10 秒的判断保持独立。

### 2.3.2 人脸应用流程与关键数据





图 7　人脸检测与身份认证的软硬件协同流程

gate_run_frame 以帧号为输入，控制 3×3 滑窗，读取检测置信度和位置回归量，解码候选框并执行 NMS；对最佳候选提交 ROI 坐标，再读取 64 维识别特征，与登记模板进行整数余弦比较。关键输入为 frame_id、window 坐标、模型阈值和登记向量；关键输出为检测框、匹配结果、计算周期和门状态。没有有效人脸候选时直接拒绝。

测试模板为 ChokePoint_0013，登记数据来自与 ROM 测试帧不同的采集会话。阈值 τ =0.48 仅用于当前测试。身份认证和门状态分别输出：连续成功两帧才开门，连续失败两帧才关门，因此一次认证失败时门仍可能处于保持状态，不能把门灯直接解释为当前帧的识别结果。

### 2.3.3 串口分段输出与计时隔离

固件按不超过 22 个可视字符组织一段，超长在空格处折行，补 CRLF 后不超过 24 字节；段内全速发送，默认段后静默 600ms。菜单 3 可在 600/0、600/1、800/1、400/0、200/0 五档节奏间切换（段间毫秒/段内每字节毫秒），适配接收端约 500ms 读取一小段数据的观测。

CPU 的 start_time 与 stop_time 只包围 CoreMark 计算区间，输出在计时之外；门禁帧周期单独统计。串口日志两行之间的墙上时间包含有意等待，不能用它直接求 CNN 或整机计算帧率。

# 第三部分　完成情况及性能参数

## 3.1 交付版本与工程成果

提交采用 101.25/202.5MHz 稳定双时钟配置，交付以统一菜单版为主线，提供标准权重版与五人 QAT 权重版两份码流；两版均保留完整 CPU、CNN、模型 ROM 和 64KB 合并固件，不通过移除网络层或算子换取时序，输出为整行分段发送格式。以下码流名称和校验值用于区分版本。

表 4　已完成实现的码流

| 配置 | 文件与 MD5 |
|---|---|
| 菜单版 | facerec_top_menu_line_202p5.sbit<br>692e2dc77a8751d9e98d399bc1ffc3ff |
| 五人 QAT 模型版 | facerec_top_qat5_202p5.sbitb2c404f41db22b83 |

两份码流均为 9,188,552 字节，与构建目录产物逐字节校验一致；标准菜单版固件为 11,357 词，五人 QAT 版为 11,739 词。

## 3.2 完整布局布线与资源结果

逻辑综合使用 PDS 2022.2-SP6.4，映射与布局布线使用 PDS 2025.2。表 5 取自菜单版交付码流的最终 report_timing 报告，多角分析、Design Summary 为 All Constraints Met.；采用频率即 PLL 的 101.25/202.5MHz，报告中更高的估计频率只代表时序估计能力，不作为实际运行频率。

表 5　最终时序余量 单位 ns

| 角与检查 | 菜单 CPU | 菜单 CNN |
|---|---|---|
| 慢角 setup | +0.459 | +0.119 |
| 慢角 hold | +0.096 | +0.101 |
| 快角 setup | +4.046 | +1.640 |
| 快角 hold | +0.040 | +0.040 |

工程以已通过的目标频率交付，不因综合或布局估计值上调时钟；修改存储结构或增加逻辑后必须重新完整实现。跨域保持总线的边界保留在最终时序分析中。

表 6　完整布线后的资源统计

| 资源 | 菜单版 | 统计口径 |
| --- | --- | --- |
| LUT | 40,309 | CLMA 与 CLMS 的全部 LUT 之和 |
| FF | 39,303 | CLMA 与 CLMS 的 FF 之和 |
| APM | 328 | 器件可用 740 个 APM 单元 |
| DRM36K / DRM18K | 357 / 5 | 按实际映射块分别列示 |
| DRM 等效 36K | 359.5 | DRM36K+DRM18K/2 |
| DRM 物理 grid | 360 / 415 | 包含半块资源占用与装箱差异 |
| GPLL / 用户 IO | 1 / 7 | 不包含未使用后被优化的输入 |

表 6 统计包括 CPU、两级存储结构、完整 CNN、帧 ROM 和外设，不能当作 CPU 独占资源。CNN 保留范围检查覆盖 288 个 PE、D1 单元、检测与识别描述符以及权重和帧 ROM 初始化，避免缺失初始化文件后产生表面上的低资源或高频结果。

资源口径进一步区分 CPU 独占部分：以菜单版交付码流运行为例，40,309 个 LUT 中 CNN 加速器子系统（含检测、识别、D1 单元与权重及帧 ROM）合计占用 23,833 个，跨时钟域桥 5 个，CPU 子系统独占 16,266 个——其中双发射处理器核 10,873 个、指令与数据 Cache 1,953 个、预取缓冲 1,138 个，其余为中断控制器、串口等外设与分布式 RAM。按 CPU 独占资源计，资源效率为 0.0322 CoreMark/LUT（32.2 CoreMark/kLUT）；若按含 CNN 加速器的整机口径计为 0.0130 CoreMark/LUT。

### 3.3 功能验证与数值一致性

表 7　分层验证结果及适用范围

| 层次 | 已保存结果 | 范围说明 |
| --- | --- | --- |
| CPU 回归 | 70 项通过，含指令、乘法、异常中断及随机 ISS 差分 | 开发验证版本的模块证据 |
| 全 CNN 参考对拍 | 78,484 项黄金数据比较，检测与识别链通过 | 开发阶段完整网络证据 |

| 层次 | 已保存结果 | 范围说明 |
| --- | --- | --- |
| CPU 与异步接口 | CPU 真实寄存器访问与连续读回通过 | 非测试平台替 CPU 调度 |
| 多帧联合仿真 | 8 帧；6 次 ROI 图像及 64 维向量与独立整数参考全等 | 包含 CPU 正式调度链 |
| CDC 随机协议 | 4 组频率/相位，共 4,800 笔事务通过 | 检查保持总线、忙时变化和单次执行 |
| 菜单实板记录 | CoreMark 校验通过；连续 40 帧门禁输出 | 2026-11-01 既有菜单版本 |
| 最新整行输出配置 | 菜单版与五人 QAT 版 PDS 完整实现通过，固件与菜单分开构建 | 硬件跑分不由旧版成绩直接替代 |

模块回归、全网对拍、整机仿真、物理时序和实板运行解决不同层次的问题，表 7 按各测试的适用范围列示。最终交付配置的时序、资源和码流以表 4 至表 6 为准，实板性能在下一节单独列示。

### 3.4 CoreMark 性能与计时核算

测试配置为 CoreMark v1.0、TOTAL_DATA_SIZE=2000、VALIDATION_RUN，种子 0x3415/0x3415/0x66，GCC 15.2.0，目标 rv32i_zmmul、ilp32、禁用硬件除法。算法采用 O3、funroll-loops、funroll-all-loops、fpeel-loops 和 4 字节函数/循环对齐；门禁与菜单使用 Os。

表 8　菜单版交付码流的实板 CoreMark 记录

| 项目 | 记录与核算 |
| --- | --- |
| 记录版本 | 菜单版交付码流实板运行（2026-11-02）；CPU 101.25MHz |
| 迭代与原始周期 | 6000 次；1,160,829,790 ticks |
| 真实计算时长 | ticks / 101,250,000 = 11.464 秒，满足不少于 10 秒 |
| CoreMark | 6000×101,250,000 / ticks = 523.332（串口整数显示 523） |
| CoreMark/MHz | 6000×1,000,000 / ticks = 5.169 |
| CRC | seed 18f2；list e3c1；matrix 0747；state 8d84；final 18e1 |
| CoreMark Size | 666；串口输出 Correct operation validated |

旧显示路径先把真实秒数取整为整数秒再计算每秒迭代数，打印出虚高的545，属于显示精度问题；本报告一律以原始 ticks 重算，不采用整数秒显示值。交付的菜单版固件已修复显示并共用真实编译参数字符串，表 8 记录其 2026 年 11 月 2 日实板完整跑分，Total ticks 1,160,829,790。

### 3.5 流水线效率分析

为把 CPU 跑分落到微架构层面，工程在处理器子系统中实现 47 个 32 位硬件性能计数器（PMU），覆盖退休、发射、停顿、缓存与前端事件，经 MMIO 寄存器读出。固件在 CoreMark 核心计算区间开始前解冻、结束后冻结计数器，得到封闭的测量窗口；本节数据取 2K 性能段单次迭代，共 194,583 个时钟周期。窗口长度由固件周期计数器给出，与 PMU"退休拍+空拍"分项之和严格闭合；独立编译的同源 RTL 整机仿真另行交叉核对，退休指令数仅差 1 条，三种统计口径相互印证。

表 9　流水线效率总账（CoreMark 2K 性能段，ROI 194,583 拍）

| 项目 | 实测与核算 |
|---|---|
| 测量窗口 | 2K 性能段单次迭代；ROI=194,583 拍，与 PMU 分项之和闭合 |
| 退休指令数 | 274,696 条（同源 RTL 整机仿真交叉核对仅差 1 条） |
| CPI / IPC | 0.708 / 1.412 条/拍，为双发射上限 2.0 的 70.6% |
| 双发射效率 | 1.732 条/退休拍，为上限 2.0 的 86.6% |
| 有退休拍占比 | 81.5%，空拍占 18.5% |
| 折合同频跑分 | 约 5.14 CoreMark/MHz，与表 8 完整运行的 5.169 相互印证 |

ROI 内共退休 274,696 条指令，CPI=0.708，IPC=1.412 条/拍，为双发射理论上限 2.0 的 70.6%，折合同频跑分约 5.14 CoreMark/MHz，与表 8 完整运行的 5.169 相互印证（差异约 1%，属单次 2K 段与完整运行的正常波动）。IPC 差距可精确分解为两个独立因子：2.000×双发射效率 86.6%（退休拍平均 1.732 条）×有退休拍占比 81.5%=1.412。前者衡量配对规则的松紧，后者衡量流水线的连续性，两项损失量级相当；结合后文停顿分布可知，存储层次并不是差距的来源。

存储层次的表现接近理论上限：72,527 次 DCache 有效访问中，82.85%走零等待快路，16.99%走慢路，真正回填 RAM 仅 112 次，命中率 99.76%；ICache 在 169,889 次取指中仅 495 次行填充，填充忙占 ROI 的 2.28%。三类内核对流水线的压力画像各不相同：链表内核取数密度 23.9%，指针追逐形成串行取数依赖链，高命中率的价值被依赖链抵消；矩阵内核乘法占静态指令 8.1%，大量相互独立的乘加可交替发射以隐藏延迟，对双发射最友好；状态机内核分支与存数占 15.2%和 16.9%均为三者最高，配对与预测最困难。

停顿事件分布进一步定位了空拍来源。数据通道等待 7.30%为最大单项，结合 99.76%的命中率可知其主体是访问握手开销而非存储缺失；取指未就绪 5.21%与非填充期取指饥饿 3.32%指向预取队列供给不足（队列平均占用 2.90，深度 8）；ICache 行填充忙 2.28%；分支重定向冲刷 2.26%，对应 89.59%的预测准确率，每次失败仅损失 1 拍；Load-Use 停顿为 0 拍——MEM→EX 旁路与"load 相邻分支挂起到 MEM 级解析"的设计将该类停顿完全消除，该项在传统五级流水中通常占总周期的 5%～15%。

表 10　停顿事件分布（占 ROI 比例，事件间允许时间重叠）

| 停顿事件 | 占比 | 说明 |
|---|---|---|
| 数据通道等待 | 7.30% | 握手开销为主；DCache 命中率 99.76%，RAM 回填仅 112 次 |
| 取指未就绪 | 5.21% | 预取队列供给不足，队列平均占用 2.90（深度 8） |
| 非填充期取指饥饿 | 3.32% | 重定向后队列重建期间的取指空洞 |
| ICache 行填充忙 | 2.28% | 495 次填充，平均约 9 拍/次，符合 8 拍突发设计 |
| 分支重定向冲刷 | 2.26% | 预测准确率 89.59%，每次失败仅损失 1 拍 |
| Load-Use 停顿 | 0 | MEM→EX 旁路设计性消除 |

上述数据把优化方向从"存储器慢"转向发射端与前端：继续增大缓存容量或提高相联度收益有限；主要损失一是 slot1 禁访存的配对规则（占配对拒绝原因的 41.8%），二是前端供给（取指相关空拍合计约 11%）。这与本设计"以数据转发、分支预测和存储缓冲降低流水线停顿"的路线一致：数据冒险已由转发与旁

路设计性消除，存储层次接近饱和，后续改进应投向配对规则松绑与取指吞吐提升，且两项改造均不触及时钟频率与已收敛的时序。

### 3.6 人脸识别计算性能




图 8　ROM 中的四个测试场景与对应检测输出框

表 11　四帧 ROM 输入的识别结果

| 帧 | 场景 | 输出框与相似度 | 认证 |
|---|---|---|---|
| 0 | 远景 | 无候选框 | 拒绝 |
| 1 | 登记人中景 | (151,67)—(177,97)；0.694320 | 通过 |
| 2 | 登记人近景 | (136,107)—(187,168)；0.702411 | 通过 |
| 3 | 陌生人 | (166,90)—(192,123)；0.435597 | 拒绝 |

门状态两轮依次为 0、0、1、1、0、0、1、1，与两帧确认策略一致。四帧用于展示输入变化、检测、特征和控制闭环，不足以统计泛化识别率、FAR 或 FRR；图 8 为 ROM 内容与结果框示意，不是摄像头实时画面或新增实板截图。

2026 年 11 月 1 日 21:43 的 40 帧记录给出平均 1,675,127 个 CPU 计时周期。以 101.25MHz 换算为 16.544ms/帧，即 60.443 帧/秒的计算吞吐。该计时覆盖帧处理的计算区间，排除随后串口节流打印；不等于按日志到达时间计算的输出帧率，也不等于单个 CNN 算子的纯硬件吞吐。

识别模型的量化感知训练配置。识别网络 M9d、M9p、M10 与 D1 的 INT8 权重及偏置按固定五人名单（0013、0014、0020、0022、0001）完成量化感知训练并成套更新，网络形状、逐层移位与检测器权重不变；模板为每人一条 64 维 INT8 均值模板（共 320 B），判定阈值 τ=0.740，CPU 直接比对识别特征，不附加软件变换矩阵。该配置与稳定配置共用同一检测网络、ROI 与门控固件框架，已完成整机仿真回归（D1 链路 embedding 64/64、CPU 回读 16/16 一致）、逻辑综合与完整布局布线，布线后慢角 setup 余量 sys +0.260 ns、cnn +0.126 ns，Design Summary 为 All Constraints Met.。

表 12　五人 QAT 权重与原权重的门禁指标对比（同一五人登记名单，阈值各自按同一流程锁定）

| 测试集与视角 | 指标 | 原权重 | QAT 权重 |
|---|---|---|---|
| E1 开发审计 C1（564 陌生人） | DIR / FPIR | 56.84% / 1.60% | 91.58% / 0.53% |
| E1 开发审计 C2（444 陌生人） | DIR / FPIR | 41.48% / 0.45% | 86.03% / 0.68% |
| E1 开发审计 C3（201 陌生人） | DIR / FPIR | 2.30% / 0.00% | 31.03% / 0.00% |
| P1L_S1 盲测 C1（320 陌生人） | DIR / FPIR | 53.12% / 0.00% | 91.88% / 0.31% |
| P1L_S1 盲测 C2（320 陌生人） | DIR / FPIR | 26.25% / 0.00% | 70.00% / 0.00% |
| P1L_S1 盲测 C3（226 陌生人） | DIR / FPIR | 0.00% / 0.00% | 10.92% / 1.33% |

上述 DIR 为本人正确放行率、FPIR 为陌生人被任一登记身份误放率，基于公开数据集中已标注的人脸裁剪回放（扩展到 128×96 后走同一检测、ROI

与识别输入），不是完整 320×240 画面九窗口扫描的端到端统计；验证集（E3）上五人均值模板正确放行 207/214（96.73%）、150 名校准陌生人误放 0。正确性证据包括：新权重与整数黄金模型逐层对拍（504 次层输出比较）、D1 硬件 1,536 个输出通道逐值通过、卷积 RTL 6 用例 1,792 个输出字对拍、匹配器与整数判定 9,855 次查询一致。已知限制同样明确：C3 跨视角正确放行率仍显著偏低，近景帧本人相似度可能低于阈值而被错误拒识。五人 QAT 配置作为第二套已完成实现验证的码流交付。

### 3.7 复现步骤与文件索引

先构建 64KB 固件，再进行综合与实现；固件以 RAM 初值写入 RTL，仅替换 ELF 不会更新现有码流。以下命令用于复现，执行会生成新的构建产物，保留证据时应先复制原实现目录。

按"代码只交付最终一版"原则，菜单版码流与最终 STA 报告作为证据随包交付（bitstreams/ 与 signoff/），构建工作流不随包重复提交。包内复现五人 QAT 版只需一条命令：python tools/build_flow.py rel_5p，依次完成固件嵌入核验、2022.2 综合与 2025.2 布局布线出码流；包内默认 RTL 即五人 QAT 配置，菜单稳定配置经 configs/stable_menu 切换后用同一脚本构建。

下载码流后，串口设 115200 8N1。输入 1 检查迭代数、原始 ticks、完整 CRC 并返回菜单；输入 2 观察四类场景及两帧门状态。

表 13　核验材料索引

| 内容 | 工程内位置 |
| --- | --- |
| 最新操作与固件说明 | 工程文档/双功能固件说明.md |
| 实验版本与实板记录 | 工程文档/实验台账_提交版.md §42—48 |
| 开发阶段验证档案 | 工程文档/集成验证报告_提交版.md；工程文档/跨时钟域设计与验证.md |
| 菜单版最终 STA | signoff/facerec_top_menu_line.rtr |
| 完整布线资源 | signoff/对应配置.rur（完整布线资源） |
| 实际交付位流 | bitstreams/（表 4 所列码流） |
| 软件与构建工具 | tools/build_menu_fw.py；tools/build_flow.py |

| 内容 | 工程内位置 |
| --- | --- |
| 五人 QAT 版最终 STA 与码流 | signoff/facerec_top_qat5.rtr；bitstreams/facerec_top_qat5_202p5.sbit |

# 第四部分　总结

## 4.1 可扩展之处

后续可通过摄像头接口替换 ROM 帧源，增加外部存储与显示输出，并在带明确训练、登记和测试划分的数据集上统计识别率及 FAR/FRR。处理器可进一步完善特权 CSR 与异常边界，增加 ISA 合规测试。更高频率或更深流水应同时评估 CoreMark 效率和实际计算吞吐，不能只比较综合 Fmax。

## 4.2 心得体会

研发中最重要的经验是把功能、数值和物理实现放在同一条证据链上。CPU 与 CNN 分别运行正确，并不保证接成系统后仍然正确：寄存器访问的单次执行、读副作用、跨域数据保持和流水末尾排空都需要单独验证。Cache 容量应按有效地址索引统计，RAM 初值必须与固件和译码范围一致，模型初始化文件缺失也必须在工具退出码之外检查。

时序优化需要从实际关键路径出发。大容量存储的读取、APM 周边逻辑和高扇出控制会共同决定整机频率；给数据加一拍时，坐标、权重和有效位必须一起对齐。反之，布局阶段看似提高的估计值也不能替代完整布线。最终选择以真实 PLL 配置和多角 setup、hold 均通过为依据。

工程可复现性同样决定交付质量：统一菜单减少切换固件的步骤，混合优化兼顾容量与性能，精确计时避免把显示偏差当成性能提升，串口分段策略适应受限接收端。清楚标注版本、计时范围和验证条件，比孤立的高分数更能说明系统设计的可靠性。

# 第五部分　参考文献

[1] RISC-V International. Ratified Specifications[EB/OL]. [2026-11-02]. https://riscv.org/specifications/ratified/.

[2] EEMBC. CoreMark Benchmark Source and Run and Reporting Rules[CP/OL]. [2026-11-02]. https://github.com/eembc/coremark.

[3] LINZAER. Ultra-Light-Fast-Generic-Face-Detector-1MB[CP/OL]. [2026-11-02]. https://github.com/Linzaer/Ultra-Light-Fast-Generic-Face-Detector-1MB.

[4] CHEN S, LIU Y, GAO X, et al. MobileFaceNets Efficient CNNs for Accurate Real-Time Face Verification on Mobile Devices[EB/OL]. 2018[2026-11-02]. https://arxiv.org/abs/1804.07573.

[5] 紫光同创. PDS 软件配套 Tcl 命令参考与 Fabric Debugger User Guide[Z]. 本工程使用 PDS 2022.2-SP6.4 及 2025.2 安装版本.