

Національний технічний університет України
“Київський політехнічний інститут імені Ігоря Сікорського”
Факультет програмних систем та прикладної математики
Кафедра системного програмування і спеціалізованих комп’ютерних систем

ЛАБОРАТОРНА РОБОТА №»1
з дисципліни
“Автоматизоване проєктування КС”

Тема: «Побудова комбінаційної схеми (перетворювача коду)»

Виконав: Ляшенко Д.Д.
Студент групи КВ-33

Київ 2026

План виконання лабораторної роботи:

1. Описати логічні елементи на мові Active-HDL згідно з варіанту в таблиці.
2. Побудувати логічну схему, використовуючи логічні елементи, описані мовою A-HDL, описати поведінку КС, побудувати часові діаграми роботи КС.
3. Описати поведінку перетворювача коду мовою A-HDL та побудувати часові діаграми роботи перетворювача коду.

Варіант завдання:


Таблиця логічних елементів:


№	Логічні елементи	Час
9	2І, 4АБО, 3АБО-НЕ	30ps


Таблиця істинності:


X_1	X_2	X_3	Y_1	Y_2
0	0	0	0	1
0	0	1	1	**0**
0	1	0	**1**	0
0	1	1	1	**0**
1	0	0	**1**	0
1	0	1	0	0
1	1	0	1	**0**
1	1	1	0	1


Хід виконання лабораторної роботи:






New Design Wizard
How would you like to create Design Resources?
Create an empty design
Create an empty design with Design Flow
Add existing resource files
This option creates an empty design and enables Design Flow Manager. You can select a vendor of your synthesis or implementation tool, technology, libraries, and specify the default HDL language of your new design entry sources.
Create New Workspace
Add Design to Current Workspace
< Назад
Далі >
Скасувати



New Design Wizard
Specify basic information about the new design.
Type the design name:
lab1
Select the location of the design folder:
c:\apks_proga
...
Do not create design directory
The name of the default working library of the design:
lab1
The name specified here will be used as the file name for the library files and as the logical name of the library. You can change the logical name later on.
Design file path:
c:\apks_proga\lab1\lab1.adf
< Назад
Далі >
Скасувати



New Source File Wizard - Name
Type the name of the source file to create:
and2
Browse
You can use the Browse button to specify the file.
Type the name of the entity (optional):
and2
By default, the entity name is the same as the file name.
Type the name of the architecture body (optional):
and2
By default, the architecture name is the same as the entity name.
< Назад
Далі >
Скасувати



New Source File Wizard - Ports
To add a new port, click New.
To edit a port, select it on the list. Then you can change its name, direction and type. To quickly change the index constraint of a port of a one-dimensional array type, use the Array Indexes box.
To remove a port, select it on the list, and then click Delete.
in1
in2
out1
and2
Name:
Array Indexes:
out1
Port direction
in
inout
out
buffer
New
Delete
Type...
< Назад
Готово
Скасувати



Design Browser
Top-Level selection
O. Unsorted
Workspace 'lab1': 1 desig
lab1
Add New File
1
and2.vhd
Add New Library
lab1 library
and2.vhd
15 ----------
16 --
17 -- Description :
18 --
19 ----------
20
21 --{{ Section below this comment is a
22 --   and may be overwritten
23 --{entity {and2} architecture {and2}
24
25 library IEEE;
26 use IEEE.std_logic_1164.all;
27
28 entity and2 is
29   port(
30   in1 : in STD_LOGIC;
31   in2 : in STD_LOGIC;
32   out1 : out STD_LOGIC
33   );
34 end and2;
35
36 --}} End of automatically maintained
37
38 architecture and2 of and2 is
39 begin
40
41   out1<=in1 and in2 after 30ps;
42
43 end and2;



Console
acom -O3 -e 100 -work lab1 -2002 $dsn/src/and2.vhd
Compile Entity "and2"
Compile Architecture "and2" of Entity "and2"
Compile success 0 Errors 0 Warnings Analysis time : 16.0 [ms]


New Source File Wizard - Ports
To add a new port, click New.
To edit a port, select it on the list. Then you can change its name, direction and type. To quickly change the index constraint of a port of a one-dimensional array type, use the Array Indexes box.
To remove a port, select it on the list, and then click Delete.
in1
in2
in3
in4
out1
or4
Name:
Array Indexes:
out1
Port direction
in
out
inout
buffer
New
Delete
Type...
< Назад
Готово
Скасувати


Design Browser
and2 (and2)
O. Unsorted
Workspace 'lab1': 1 desig
lab1
Add New File
and2.vhd
or4.vhd
Add New Library
lab1 library
Files
Struc...
Reso...
and2.vhd
or4.vhd
-- Description :
--
--{{ Section below this comment is automatically
-- and may be overwritten
--{entity {or4} architecture {or4}}
library IEEE;
use IEEE.std_logic_1164.all;
entity or4 is
port(
in1 : in STD_LOGIC;
in2 : in STD_LOGIC;
in3 : in STD_LOGIC;
in4 : in STD_LOGIC;
out1 : out STD_LOGIC
);
end or4;
--}} End of automatically maintained section
architecture or4 of or4 is
begin
out1<= in1 or in2 or in3 or in4 after 30ps;
end or4;
Console
Compile success 0 Errors 0 Warnings Analysis time : 16.0 [ms]
acom -O3 -e 100 -work lab1 -2002 $dsn/src/or4.vhd
Compile Entity "or4"
Compile Architecture "or4" of Entity "or4"
Compile success 0 Errors 0 Warnings Analysis time : 31.0 [ms]
>


New Source File Wizard - Ports
To add a new port, click New.
To edit a port, select it on the list. Then you can change its name, direction and type. To quickly change the index constraint of a port of a one-dimensional array type, use the Array Indexes box.
To remove a port, select it on the list, and then click Delete.
in1
in2
in3
out1
or_not3
in1
in2
in3
out1
Name:
Array Indexes:
out1
Port direction
in
inout
out
buffer
New
Delete
Type...
< Назад
Готово
Скасувати



lab1, lab1 - C:/APKS_proga/lab1/src/or_not3.vhd - Active-HDL Student Edition (64-bit)
File Edit Search View Workspace Design Simulation Tools Window Help
Design Browser
and2 (and2)
O. Unsorted
Workspace 'lab1': 1 desig
lab1
Add New File
1 and2.vhd
2 or4.vhd
3 or_not3.vhd
Add New Library
lab1 library
and2.vhd
or4.vhd
or_not3.vhd
Files
Struc...
Reso...
-- Description :
--{{ Section below this comment is automatically maintained
-- and may be overwritten
--{entity {or_not3} architecture {or_not3}}
library IEEE;
use IEEE.std_logic_1164.all;
entity or_not3 is
port(
in1 : in STD_LOGIC;
in2 : in STD_LOGIC;
in3 : in STD_LOGIC;
out1 : out STD_LOGIC
);
end or_not3;
--}} End of automatically maintained section
architecture or_not3 of or_not3 is
begin
out1<= not (in1 or in2 or in3) after 30ps;
end or_not3;




$Y1 = \bar{X}1 \cdot \bar{X}2 \cdot X3 \vee X1 \cdot X2 \cdot \bar{X}3 \vee X1 \cdot X2 \cdot X3 \vee X1 \cdot \bar{X}2 \cdot X3 \vee X1 \cdot X2 \cdot X3$


$Y2 = \bar{X}1 \cdot \bar{X}2 \cdot \bar{X}3 \vee X1 \cdot X2 \cdot X3$


Елемент	Тип	Входи	Вихід
DD1	2AND	X1, X3	A
DD2	2AND	X1, X2	C
DD3	2AND	C, X3	D
DD4	3OR-NOT	X1, X2, X3	B
DD5	3OR-NOT	A, B, «0»	**Y1**
DD6	4OR	D, B, «0», «0»	**Y2**





Design Browser
and2 (and2)
O. Unsorted
Workspace 'lab1': 1 desig
lab1
Add New File
1 and2.vhd
2 or4.vhd
3 or_not3.vhd
4 lab1.vhd
Add New Library
lab1 library
Files
Struc...
Reso...
and2.vhd
or4.vhd
or_not3.vhd
lab1.vhd
37
38 --}} End of automatically maintained section
39
40 architecture task1 of task1 is
41
42 component and2 is
43 port (in1:in STD_LOGIC; in2:in STD_LOGIC; out1:out STD_LOGIC);
44 end component;
45
46 component or4 is
47 port (in1:in STD_LOGIC; in2:in STD_LOGIC; in3:in STD_LOGIC; in4:in STD_LOGIC; out1:out STD_LOGIC);
48 end component;
49
50 component or_not3 is
51 port (in1:in STD_LOGIC; in2:in STD_LOGIC; in3:in STD_LOGIC; out1:out STD_LOGIC);
52 end component;
53
54 signal A, B, C, D : STD_LOGIC;
55
56 begin
57
58 DD1: and2 port map(x1, x3, A);
59 DD2: and2 port map(x1, x2, C);
60 DD3: and2 port map(C, x3, D);
61 DD4: or_not3 port map(x1, x2, x3, B);
62 DD5: or_not3 port map(A, B, '0', y1);
63 DD6: or4 port map(D, B, '0', '0', y2);
64
65 end task1;
66


Console
Compile Entity "or_not3"
Compile Architecture "or_not3" of Entity "or_not3"
Compile Entity "task1"
Compile Architecture "task1" of Entity "task1"
Compile success 0 Errors 0 Warnings Analysis time : 47.0 [ms]
>


Signal name
Value
160
240
320
400
480
560
640
720
800
880
960
A 0
B 0
C 0
D 0
x1 1 to 0
x2 1 to 0
x3 1 to 0
y1 1
y2 0


Signal name
Value
240
320
400
480
560
640
720
800
880
960
A 0
B 1
C 0
D 0
x1 0
x2 0 to 1
x3 0
y1 0
y2 1



Висновок до лабораторної роботи:

У ході лабораторної роботи в середовищі Active-HDL Student Edition я ознайомився з принципами структурного опису цифрових схем мовою VHDL. Було створено базові логічні елементи 2І, 4АБО та 3АБО-НЕ як окремі модулі (entity та architecture), з'єднання між якими виконано за допомогою компонентів (component), внутрішніх сигналів (signal) та оператора відображення портів (port map). За заданою таблицею істинності складено систему булевих рівнянь ($Y1 = \neg(X1 \cdot X3 \vee \neg(X1 \vee X2 \vee X3))$, $Y2 = X1 \cdot X2 \cdot X3 \vee \neg(X1 \vee X2 \vee X3)$) і синтезовано функціональну схему, що складається з трьох елементів 2І, двох елементів 3АБО-НЕ та одного елемента 4АБО, а потім описано її в головному модулі task1. Під час симуляції було з'ясовано, що частота вхідних сигналів має бути суттєво меншою за обернену затримку елементів (30 пс), інакше короткі імпульси відкидаються через інерційну модель затримки й вихідні сигнали не відображають логіку схеми. Після підбору періодів вхідних впливів часова діаграма виходів Y1 та Y2 повністю збіглася з таблицею істинності для всіх восьми комбінацій входів, що підтверджує коректність синтезу та правильність VHDL-опису схеми.