
Nový blok
Verilog kód
VERILATOR
Simulace a validace jednotlivých modulů
COCOTB
Simulace vrcholového modulu (Python testbench)
INTEL QUARTUS
Implementace a HW validace logiky na FPGA
LIBRERLANE
ASIC syntéza na SKY130A
Generování GDS a gate-level .v netlistu
COCOTB
Gate-level simulace (Python testbench)
Validní blok