一、 赛题背景与应用前景

RISC-V 作为一种基于精简指令集（RISC）原则的开源指令集架构（ISA），凭借其模块化、可扩展和开源免费等特性，正迅速重塑全球半导体产业格局。设计高效、稳定且具备高性能的 RISC-V 处理器，不仅是嵌入式开发和集成电路设计的核心技能，更是推动国产芯片在各类前沿场景中深度落地的重要基石。本赛题旨在引导参赛者在 推荐的紫光同创 FPGA 平台上实现一个支持 RV32I 指令集的 CPU 核心，通过真实的软硬件协同设计与性能测评，探索开源架构的无限潜能。

二、 核心设计任务

参赛者需使用 Verilog/SystemVerilog 硬件描述语言，基于推荐的紫光同创 FPGA 自制开发板完成以下处理器设计任务：

基础任务：

1. **处理器内核构建**：实现一个支持 RV32I 基础整数指令集的通用处理单元。
2. **流水线架构设计：**设计不少于 3 级的流水线结构，并妥善处理数据冲突与分支跳转等底层逻辑。
3. **外设系统集成：**集成基础外设（如 UART 控制器、GPIO 等）用于系统控制与结果输出。

高阶任务：

1. **存储系统优化：**设计并实现支持 2 路组相联的指令与数据 Cache 系统，优化总线突发传输效率。
2. **高级控制逻辑：**实现动态分支预测器（如 BTB）以及完整的 RISC-V 异常/中断处理机制。
3. **AI 加速：**基于设计的 RISC-V 处理器，构建一整套的边缘 AI 加速单元，移植 YOLO 或轻量版大模型，融合一种或者多种传感器或者显示设备，完成图形的加速或语义识别或者机械控制等功能。

三、 测评工具与开发环境

1. **硬件开发平台**：基于赛题推荐的 FPGA 开发板（如上）或基于紫光同创 FPGA 为核心的开发板。

2. **软件编译工具链**：riscv32-unknown-elf-gcc。

3. **性能基准测试**：采用 CoreMark v1.0。

四、 性能测评标准

1. 性能指标

性能评分基于 CoreMark 的跑分结果，公式如下：

$$Score = \frac{CoreMark_Iterations}{Total_Time \times Frequency}$$

(1) **执行效率：**比较 CoreMark/MHz。分值越高，代表流水线设计越优化。

(2) **时钟频率：**在满足时钟约束的前提下，处理器能达到的最高工作频率。

(3) **资源效率：**计算 CoreMark / LUTs。即在消耗单位逻辑资源的情况下，换取的性能提升。

2. 应用场景构建

作品应用场景的构建，基于实际的应用场景，如基于 RISCV 的游戏机、工控机、适配采集卡，逻辑分析仪，图像加速卡，网络加速卡等特定应用场景。

（1）**模型的性能和资源：**模型的整体资源，时序，主频。

（2）**基于特定模型 AI 处理效率：**综合评估延迟和识别率。

3. 技术实现与文档

(1) 代码规范：模块化程度、时序约束的合理性以及注释的完整性。

(2) 分析报告：需提交详细的性能分析文档。利用 ILA 抓取的波形图，分析 CPU 在执行 CoreMark 关键算法时的流水线效率。

五、 参赛注意事项

1、CoreMark 测试时必须设置迭代次数，确保运行时间不低于 10 秒，以获得准确的平均数据。

2、该赛题初赛不提供板卡借用（进入决赛由企业提供板卡借用），初赛阶段参赛选手自备板卡或者直接调用远程 FPGA 实验平台：

http://www.logicmatrixsemi.com:5174/

- **选题二：基于紫光同创 FPGA 的任意角度的畸变矫正**