
周期约束



周期约束的计算


- 设计内部电路所能达到的**最高运行频率**取决于同步元件本身的建立保持时间,以及同步元件之间的逻辑和布线延迟。
- 时钟的最小周期为:

其中Tcko为时钟输出时间,Tlogic为同步元件之间的组合逻辑延迟,Tnet为网线延迟。Tsetup为同步元件的建立时间,Tclk skew为时钟信号偏斜。

$$t_{hold} + t_{skew} < t_{clock_Q_\min} + t_{\log ic_\min}$$

$$t_{clock} > t_{clock_Q_{\rm max}} + t_{{\rm log}ic_{\rm max}} + t_{setup} + t_{skew}$$

偏移约束OFFSET IN



输入到达时间计算时序描述

- 信号从上一级电路输出到达芯片输入引脚的延时计算公式: Tarrive=Tcko+Toutput+Tlogic
- 信号将在有效时钟沿之后的Tarrive时刻到达,约束设置为: NET SIGNAL IN OFFSET=IN Tarrive AFTER CLK
- · 到达时间和时钟周期的*关系满足:*


Tarrive +Tinput+Tsetup<Tperiod

因此NET SIGNAL IN OFFSET=IN Tdelay BEFORE CLK

Tdelay<*Tperiod-Tarrive*

偏移约束OFFSET OUT

开发中的器件



计算要求的输出稳定时间

- 定义: *Tstable= Tlogic+Tinput +Tsetup* 只要当前设计输出端的数据比时钟上升沿提前*Tstable*时间稳定下来 ,下一级就可以正确采样数据。
- 实现工具将会努力使输出端的延迟满足以下关系:

Tcko +Toutput+Tstable<Tperiod

NET SIGNAL_OUT OFFSET=OUT Tstable BEFORE CLK NET SIGNAL OUT OFFSET=OUT Tdelay AFTER CLK 其中Tdelay<Tperiod-Tstable