实验五 计数器的设计

预习报告

15331304 王治鋆

**一、实验目的：**

熟悉J-K触发器的逻辑功能，掌握J-K触发器构成异步计数器和同步计数器。

**二、实验仪器及器件**

1．数字电路实验箱、数字万用表、示波器。

2．器件：74LS00，74LS20，74LS08，74LS73。

**三、实验预习**


1. 复习时序逻辑电路设计方法。

2. 按实验内容设计逻辑电路画出逻辑图。


**四、实验原理**

本实验采用集成J-K触发器74LS73构成时序电路，其外引线图见附录。

状态转换图：




时序逻辑电路的设计步骤：



**五、实验内容**

1. 用JK触发器设计一个16进制异步计数器，用逻辑分析仪观察CP和各输出的波形。

16进制异步计数器中，只要使每一个二进制位在变化的时候，进行反转（0->1,1->0）即可，因此J、K接高平




2. 用JK触发器设计一个16进制同步计数器，用逻辑分析仪观察CP和各输出的波形。

根据卡诺图计算，


J0 = K0 = 1，J1 = K1 = Q0，J2 = K2 = Q1\*Q0，J3 = K3 = Q2\*Q1\*Q0

仿真如下：




3. 用JK触发器和门电路设计一个具有置零，保持，左移，右移，并行送数功能的二进制四位计数器模仿74LS194功能。（注：在实验箱上可只实现左移或右移功能，在proteus软件上可实现对五个功能的综合实现）

左移：



右移：



置零：

CLR端接低电平即可

4. 用JK触发器和门电路设计一个特殊的12进制同步计数器，其十进制的状态转换图为：

C:\Users\ADMINI~1\AppData\Local\Temp\AD34.tmp.png

第一步：

作出状态图，如上图所示。

第二步：

作出次态表：

|  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- |
| PRESENT STATE | | | | NEXT STATE | | | |
| Q3 | Q2 | Q1 | Q0 | Q3 | Q2 | Q1 | Q0 |
| 0 | 0 | 0 | 1 | 0 | 0 | 1 | 0 |
| 0 | 0 | 1 | 0 | 0 | 0 | 1 | 1 |
| 0 | 0 | 1 | 1 | 0 | 1 | 0 | 0 |
| 0 | 1 | 0 | 0 | 0 | 1 | 0 | 1 |
| 0 | 1 | 0 | 1 | 0 | 1 | 1 | 0 |
| 0 | 1 | 1 | 0 | 0 | 1 | 1 | 1 |
| 0 | 1 | 1 | 1 | 1 | 0 | 0 | 0 |
| 1 | 0 | 0 | 0 | 1 | 0 | 0 | 1 |
| 1 | 0 | 0 | 1 | 1 | 0 | 1 | 0 |
| 1 | 0 | 1 | 0 | 1 | 0 | 1 | 1 |
| 1 | 0 | 1 | 1 | 1 | 1 | 0 | 0 |
| 1 | 1 | 0 | 0 | 0 | 0 | 0 | 1 |

第三步：

J-K触发器状态表：

|  |  |  |  |
| --- | --- | --- | --- |
| OUTPUT TRANSITIONS | | FLIP-FLOP INPUTS | |
| Qn | Qn+1 | J | K |
| 0 | 0 | 0 | X |
| 0 | 1 | 1 | X |
| 1 | 0 | X | 1 |
| 1 | 1 | X | 0 |


第四步：

作出卡诺图，化简，得到J/K的函数表达式如下：

J0 = 1, J1 = Q0, J2 = Q1\*Q0, J3 = Q2\*Q1\*Q0

K0 = 1, K1 = Q0, K2 = Q1\*Q0 + Q3，K2 = Q2

做出仿真：



5. 考虑增加一个控制变量D，当D=0时，计数器按内容4方式（递增）运行，当D=1时，无论计数器处于什么状态，计数器按内容4的反方向（递减）运行。本题为附加内容，因接线复杂，可用模拟软件测试结果。

D = 0时：

如内容4所示。

J0 = 1, J1 = Q0, J2 = Q1\*Q0, J3 = Q2\*Q1\*Q0

K0 = 1, K1 = Q0, K2 = Q1\*Q0 + Q3，K2 = Q2

D = 1时：

次态表：

|  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- |
| PRESENT STATE | | | | NEXT STATE | | | |
| Q3 | Q2 | Q1 | Q0 | Q3 | Q2 | Q1 | Q0 |
| 0 | 0 | 0 | 1 | 1 | 1 | 0 | 0 |
| 0 | 0 | 1 | 0 | 0 | 0 | 0 | 1 |
| 0 | 0 | 1 | 1 | 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 0 | 0 | 0 | 1 | 1 |
| 0 | 1 | 0 | 1 | 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 0 | 0 | 1 | 0 | 1 |
| 0 | 1 | 1 | 1 | 0 | 1 | 1 | 0 |
| 1 | 0 | 0 | 0 | 0 | 1 | 1 | 1 |
| 1 | 0 | 0 | 1 | 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 | 1 | 0 | 0 | 1 |
| 1 | 0 | 1 | 1 | 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 0 | 1 | 0 | 1 | 1 |

作出卡诺图，化简，

综合D=0和D=1的情况，得出如下函数式：

J0 = 1, J1 = D⊕Q0，

J2 = 非D\*非（Q1⊕Q0）,

J3 = D\*非Q2\*非Q1+非D\*Q2\*Q1\*Q0

K0 = 1, K1 = D⊕Q0,

K2 = 非D\*Q3\*非Q1\*非Q0 + D⊕(Q1\*Q0)

K3 = D\*非Q2\*非Q1\*非Q0 + Q2\*(非D + Q1 + Q0)

做出仿真图如下：

