



廣東工業大學
GUANGDONG UNIVERSITY OF TECHNOLOGY

FPGA 课程设计最终报告

《基于 sobel_05 的上位机控制显示与输入格式扩展》

姓 名： 黎嘉亮

学 号： 3123009617

专 业： 微电子科学与工程

班 级： 2 班

队 名： 菲菲公组

指导老师： 周贤中



集成电路学院

2026 年 6 月 25 日

摘要

本报告对应第二周综合设计阶段,重点记录在 `sobel_05_pc_control_display` 基础上完成的上位机控制显示、显示模式切换、阈值调节、彩色叠加以及输入格式扩展。第一周的 RTL 仿真、HDMI 固定图案、HDMI Sobel、UART 图像显示和 UART Sobel 显示已经在仿真报告与初步实验报告中提交, 本文只把它们作为实验五的前置基础, 不再重复展开。

实验五的基础部分实现了 PC 上位机通过 UART 发送图像和控制命令, PS 端解析图像帧与控制帧并写入 BRAM, PL 端读取 BRAM 图像后完成灰度、Sobel、原图/灰度/边缘/叠加显示模式选择, 最后通过 HDMI 输出到显示器。综合扩展部分选择“基于 `sobel_05` 的上位机与输入规格扩展”, 实际完成重点放在上位机侧: 在保留原有显示控制命令的前提下, 扩展图片输入方式, 使上位机能够读取新增图片格式并统一预处理为 FPGA 工程支持的 RGB888 图像帧, 再通过原 UART 协议送入开发板。报告中给出设计方案、关键代码思路、仿真/上板结果、资源占用、时序结果以及调试问题记录。

关键词: ZYNQ7020; FPGA; Sobel 边缘检测; UART; HDMI; BRAM; 上位机

目录

1	课程设计任务说明	1
1.1	第二周最终报告范围	1
1.2	最终设计目标	1
1.3	实验环境	2
1.4	小组分工	2
2	实验五系统总体设计	3
2.1	系统数据流	3
2.2	UART 图像帧与控制帧	3
2.3	显示模式设计	4
3	实验五基础功能实现与上板结果	5
3.1	上位机界面与图像发送	5
3.2	模式切换结果	6
3.3	阈值控制与彩色叠加	8

4	第二周综合扩展设计	8
4.1	任务选择	8
4.2	扩展前后对比	9
4.3	上位机处理流程	9
4.4	关键代码思路	10
5	综合扩展仿真与上板结果	11
5.1	上位机界面验证	11
5.2	输入格式扩展结果	11
5.3	显示控制保持可用	12
5.4	上板演示结果	12
6	资源利用率、时序结果与性能分析	14
6.1	资源利用率	14
6.2	时序结果	15
6.3	性能瓶颈分析	15
7	问题记录与处理	16
7.1	串口占用问题	16
7.2	SDK 运行和只读工作区问题	16
7.3	图像格式与尺寸匹配问题	16
7.4	显示控制不同步问题	16
8	总结	17
A	提交文件说明	17

1 课程设计任务说明

1.1 第二周最终报告范围

本次最终报告聚焦第二周工作。第一周已经完成的 `sobel_00` 至 `sobel_04` 主要承担基础链路验证作用：`sobel_00` 用 RTL 仿真确认 Sobel 核心和 UART 帧解析逻辑；`sobel_01` 验证 HDMI 输出；`sobel_02` 将 Sobel 边缘检测接入 HDMI；`sobel_03` 加入 UART 图像输入和 BRAM 缓存；`sobel_04` 完成 UART 输入图像的 Sobel 显示。上述内容已经分别整理为 Markdown 报告和初步实验材料。

第二周的工作从 `sobel_05_pc_control_display` 开始。这个实验相比前面的主要变化是加入了“可交互控制”：PC 端不再只是发送图像，还可以发送显示模式、阈值和彩色叠加开关。也就是说，系统从单纯的图像显示链路，变成了“图像输入 + 图像处理 + 显示控制”的完整小系统。

1.2 最终设计目标

本组最终目标可以拆成两部分：

1. 完成实验五基础功能。上位机发送图像，FPGA 端通过 HDMI 显示，并支持原图、灰度、边缘、叠加四种显示模式，支持阈值控制和彩色边缘叠加。
2. 在实验五基础上完成第二周综合扩展。本组选择综合扩展任务 1 中的上位机输入扩展方向，重点增加图片输入格式支持，使新增格式的图片也能经过上位机预处理后进入 FPGA 显示链路。

本报告后续内容按这个顺序展开：先说明系统总体结构，再记录实验五基础现象，然后写综合扩展方案、仿真和上板结果，最后给出资源时序分析和问题总结。

1.3 实验环境

表 1 实验环境

项目	内容
开发板	ZYNQ7020 开发板，器件型号 xc7z020c1g400-2
FPGA 开发工具	Vivado 2017.4, Xilinx SDK
上位机环境	Anaconda / Python, OpenCV, pyserial, Tkinter GUI
输入输出接口	USB-UART 串口输入, HDMI 显示输出
基础图像规格	128 x 72, RGB888
第二周扩展方向	基于实验五的上位机输入格式扩展

1.4 小组分工

实验推进过程中，PL、PS、上位机和验证材料之间存在比较多的联调。表 2 按主要负责内容记录小组分工。

表 2 小组分工

成员	主要职责	具体工作内容	占比
黄煜盛	扩展实验开发、 PL 端联调	负责扩展实验 02、03、05 的代码编写与调试；参与综合拓展中 PL 端代码修改与联调，包括 <code>hdmi_bram_sobel_display.v</code> 、 <code>sobel_core.v</code> 等显示与边缘处理模块；整理实验现象与报告材料。	25%
黎嘉亮	扩展实验开发、 PS 端开发	负责扩展实验 00、01、04 的代码编写与调试；参与 PS 端程序、BRAM 地址布局、控制字写入和实验报告整理；完成最终报告 LaTeX 整理。	25%
肖任科	上位机开发、 PPT 制作	负责综合扩展任务中上位机代码修改，包括输入读取、图片预处理、GUI 控件整理和演示材料汇总；制作课程汇报 PPT。	25%

成员	主要职责	具体工作内容	占比
陈智恒	仿真验证、视频制作、时序分析	负责显示控制相关仿真验证、Vivado 资源占用和时序截图整理；完成演示视频剪辑与后期制作。	25%

2 实验五系统总体设计

2.1 系统数据流

实验五是在 UART 图像输入和 Sobel HDMI 显示的基础上加入显示控制。系统的数据流如图 1 所示。PC 上位机负责读取图片或摄像头画面，将其转换为 128 x 72 的 RGB888 数据帧；同时，上位机也可以发送控制帧。PS 端负责串口接收与帧解析，把图像数据写入 BRAM 图像区，把显示模式、阈值和叠加开关写入 BRAM 控制区。PL 端根据 BRAM 中的数据完成图像读取、灰度转换、Sobel 边缘检测和显示输出。




图 1 实验五系统数据流

这一结构的好处是 PS 和 PL 分工比较清楚。PS 端适合处理串口协议、帧头检查和控制字更新；PL 端适合做固定时序的像素读取、流水线处理和 HDMI 输出。控制信息写入 BRAM 后，PL 不需要直接处理 UART 协议，只需要读取约定地址中的控制字。

2.2 UART 图像帧与控制帧

图像帧仍沿用前面实验的行传输方式。每帧先发送帧头，帧头中包含宽度、高度和 RGB888 格式标记；随后逐行发送行头和像素数据。基础规格下，一帧图像包含 $128 \times 72 = 9216$ 个像素，每个像素 3 字节。

Listing 1: UART 图像帧格式

```
1 frame header: 55 AA width_l width_h height_l height_h 18
```

```
2 line header : 33 CC row_l row_h
3 pixel data  : R G B, repeated 128 times per row
```

控制帧使用另一组同步头，与图像帧区分。实验中使用 A5 5A cmd value 表示一次控制命令，其中 cmd=1 表示显示模式，cmd=2 表示阈值，cmd=3 表示彩色叠加开关。

Listing 2: UART 控制帧格式

```
1 control header: A5 5A
2 cmd = 1: display mode
3 cmd = 2: sobel threshold
4 cmd = 3: overlay enable
5 value: command value
```

由于图像帧和控制帧使用不同帧头，PS 端可以在同一个串口接收流程中区分数据类型。图像帧进入 BRAM 图像区，控制帧更新控制字，不会互相覆盖。

2.3 显示模式设计

实验五保留四种显示模式：

表 3 显示模式说明


模式	上位机选项	HDMI 输出含义
原图	original	直接显示 BRAM 中的 RGB 图像，用来确认输入图像是否正确写入。
灰度	gray	显示 RGB 转灰度后的结果，用来观察灰度转换是否正常。
边缘	edge	显示 Sobel 边缘检测结果，阈值越高，保留的强边缘越少。
叠加	overlay	在原图基础上叠加彩色边缘，用来直观看边缘与原图位置是否对齐。

阈值控制只影响边缘判断，不改变原图和灰度图本身。彩色叠加模式下，PL 端先计算 Sobel 边缘强度，再根据阈值判断是否在原图上叠加边缘颜色。

3 实验五基础功能实现与上板结果

3.1 上位机界面与图像发送

实验五基础部分使用上位机控制程序发送图像和控制命令。界面中可以选择串口号、波特率、输入来源、图像尺寸、发送方式、显示模式、阈值以及是否叠加边缘。实际使用时，先保证 SDK 程序已经下载运行，串口助手或上位机只能有一个占用串口；随后在上位机中选择 COM 口和输入图像，点击发送即可。



(a) 上位机与串口控制界面


(b) 基础图像发送与 HDMI 显示

图 2 实验五基础功能：上位机发送与显示结果


图 2 记录了上位机发送图像以及 HDMI 端显示的基础结果。图像发送后，PS 端能够接收完整帧并写入 BRAM，PL 端能够读取 BRAM 并输出到 HDMI。这个结果说明 UART、PS 写入、BRAM 缓存和 HDMI 读取链路已经连通。

3.2 模式切换结果


实验五基础功能的重点不是只显示一张图，而是能通过上位机实时切换显示模式。图 3 给出了几种模式的上板现象。原图模式用于确认输入图像，灰度模式用于确认 RGB 转灰度，边缘模式用于观察 Sobel 输出，叠加模式则把边缘结果重新叠到原图上。




(a) 原图/输入显示



(b) 灰度显示



(c) 边缘显示



(d) 彩色叠加显示

图 3 实验五基础功能：不同显示模式上板结果

从现象上看，灰度图和原图结构一致；边缘模式能够提取出图像中明显的轮廓；彩色叠加模式中，边缘与原图位置基本重合，说明图像读取坐标、Sobel 处理结果和 HDMI

显示坐标之间没有明显错位。

3.3 阈值控制与彩色叠加

阈值控制用于调节 Sobel 边缘输出的强弱。阈值较低时，弱边缘也容易被保留下来，画面中边缘较多；阈值较高时，只有强边缘被保留，画面会更干净。这个功能对演示比较重要，因为不同输入图像的亮度和对比度不同，固定阈值不一定都合适。

彩色叠加本质上是在原图 RGB 输出阶段增加一次选择：如果当前像素的 Sobel 强度超过阈值，则输出预设边缘颜色；否则输出原图像素。这样既能看到边缘，也能保留原图内容，比单独的黑白边缘图更直观。

Listing 3: 彩色边缘叠加逻辑示意

```
1 wire edge_on;
2 assign edge_on = (sobel_value > threshold);
3
4 always @(*) begin
5     case (display_mode)
6         2'd0: rgb_out = rgb_original;
7         2'd1: rgb_out = {gray, gray, gray};
8         2'd2: rgb_out = {edge, edge, edge};
9         2'd3: rgb_out = edge_on ? EDGE_COLOR : rgb_original;
10    endcase
11 end
```

这一段逻辑在硬件上并不复杂，但它要求前面的图像坐标、灰度流水线和 Sobel 输出都保持同步。如果延迟没有对齐，叠加边缘会相对原图偏移。因此，叠加显示也是检查整条图像流水线对齐情况的一个办法。

4 第二周综合扩展设计

4.1 任务选择

第二周综合扩展选择的是“基于 sobel_05 的上位机与输入规格扩展”。老师给出的建议方向中包括输入来源、输入尺寸、缩放裁剪策略、PS/PL 图像尺寸适配等内容。结合实验时间和已有工程稳定性，本组实际完成的重点是上位机侧输入格式扩展：在不破坏实验五原有 FPGA 显示控制链路的前提下，让上位机支持新增图片格式输入，并在发送前统一转换为工程支持的 RGB888 图像帧。

这里采用的策略是“上位机预处理优先”。FPGA 端仍按当前工程支持的图像规格进行接收和显示；不同格式的输入图片先由 PC 端读取、解码、缩放，再通过 UART 发送。这样做的原因很直接：图片格式解析、缩放和文件读取更适合放在 PC 上位机完成；如果把这些工作放进 FPGA 或 PS 端，会明显增加开发量和调试风险。

4.2 扩展前后对比

表 4 综合扩展前后对比

项目	扩展前	扩展后
输入方式	以原有图片/摄像头发送流程为主	保留原流程，增加新的图片格式输入支持
图像进入 FPGA 的方式	上位机转为 RGB888 后 UART 发送	新增格式先在上位机解码和预处理，再转 RGB888 发送
显示控制	原图、灰度、边缘、叠加，支持阈值	保持不变，扩展后仍可用
FPGA 图像处理链路	BRAM 读取、灰度、Sobel、HDMI 显示	保持不变，降低硬件改动风险
主要验证方式	上板显示与串口信息	新格式图片输入、模式切换、阈值与叠加显示验证

扩展工作的重点不是重新设计 Sobel 硬件，而是让输入端更灵活。最终进入 FPGA 的仍是 RGB888 像素流，这样可以复用实验五已经跑通的 UART 帧协议、PS 写 BRAM 逻辑和 PL 显示流水线。

4.3 上位机处理流程

扩展后的上位机处理流程如图 4 所示。用户选择输入文件后，程序先用 OpenCV 解码图片；如果原图尺寸与 FPGA 工程目标规格不一致，则进行缩放；随后转换为 RGB888，并按 UART 帧格式逐行发送。




图 4 上位机输入格式扩展处理流程

上位机侧保留了原有控制命令，因此扩展后仍然可以选择 original、gray、edge、overlay，也可以修改阈值。输入格式扩展只影响“图像从文件进入发送缓冲区”这一段，不改变后续 UART 控制命令格式。

4.4 关键代码思路

上位机程序中对输入文件格式进行统一管理，图片读取完成后再进行尺寸处理。核思想是：不把文件格式差异传给 FPGA，FPGA 只接收统一的 RGB888 像素帧。

Listing 4: 上位机新增图片格式支持思路

```

1 IMAGE_EXTENSIONS = {".png", ".jpg", ".jpeg", ".bmp"}
2
3 frame_bgr = cv2.imread(image_path, cv2.IMREAD_COLOR)
4 if frame_bgr is None:
5     raise RuntimeError("failed to open image")
6
7 frame_bgr = scale_frame_to_target(frame_bgr, target_w, target_h)
8 frame_rgb = cv2.cvtColor(frame_bgr, cv2.COLOR_BGR2RGB)
9 send_frame_by_line(serial_port, frame_rgb)
  
```

缩放策略采用上位机完成。对于输入图片与目标比例不一致的情况，可以选择直接拉伸、保持比例填充或裁剪。实际演示时优先使用稳定的缩放方式，保证 FPGA 端收到的帧尺寸和工程配置一致。

Listing 5: 缩放策略示意

```


1 def scale_frame_to_target(frame_bgr, target_w, target_h, mode="fit"):
2     if mode == "stretch":
3         return cv2.resize(frame_bgr, (target_w, target_h))
4     elif mode == "crop":
5         # center crop after resize
6         pass
7     else:
  
```

```
8 # keep aspect ratio and pad with black
9 pass
```

5 综合扩展仿真与上板结果

5.1 上位机界面验证

图 5 展示了扩展后的上位机界面。界面保留串口选择、输入来源、尺寸设置、预览和发送控制，同时保留实验五显示控制区。发送图像后，状态栏会更新发送帧数，预览区显示预处理后的画面。



(a) 上位机图片输入

(b) 上位机参数设置


(c) 发送预览与状态

图 5 综合扩展上位机界面


上位机验证主要看三点：第一，新增图片格式能够被程序读取；第二，预览图像能正常显示，说明解码和缩放成功；第三，发送后状态正常更新，说明 UART 发送流程没有被输入扩展破坏。

5.2 输入格式扩展结果

图 6 记录了扩展输入的测试过程。新增格式图片先在 PC 上位机侧完成读取和预处理，再作为 RGB888 帧发送给 FPGA。由于 FPGA 端接收到的仍然是标准像素流，因此后续显示模式切换和阈值控制保持可用。



(a) 新增图片输入与预处理




(b) 不同预处理策略对比

图 6 综合扩展：新增输入格式与预处理验证


这部分验证说明，输入端扩展没有改变 FPGA 的基本接口约定。只要上位机最终送出的帧头、宽高、格式字段和像素数量正确，PS/PL 端就能按原链路处理。

5.3 显示控制保持可用


扩展完成后，实验五原有的显示控制仍然需要验证。图 7 给出了扩展后灰度、边缘和叠加模式的现象。可以看到，新增输入格式经过预处理后仍能进入 Sobel 显示链路，不同显示模式切换正常。



(a) 灰度模式



(b) 边缘模式




(c) 叠加模式

图 7 综合扩展后显示控制结果

从现象判断，边缘模式和叠加模式均能响应输入图像内容，说明 Sobel 处理和模式选择没有因为上位机扩展而失效。阈值改变时，边缘保留程度也会随之变化，符合实验五基础功能的预期。

5.4 上板演示结果

上板演示时，开发板通过 HDMI 连接显示器，上位机通过串口发送图像和控制命令。实际操作流程为：先在 Vivado 下载 bitstream，再在 SDK 中运行 PS 程序，确认串口输出等待帧头信息；随后关闭串口助手，打开上位机，选择图片输入和显示模式，发送图像。



(a) 基础图像显示

(b) 扩展后显示结果

图 8 实验五上板演示结果

上板现象中，HDMI 能够显示输入图像及其处理结果；上位机切换模式后，显示内容随之变化。虽然最终没有大幅修改 PL 端图像尺寸处理逻辑，但输入格式扩展已经在上位机侧完成，并通过原有 UART/BRAM/HDMI 链路完成显示验证。

6 资源利用率、时序结果与性能分析

6.1 资源利用率




图 9 实验五综合扩展资源利用率

从图 9 可以看到，工程资源主要消耗在 LUT、FF 和 BRAM 上。BRAM 用于图像缓存以及 PS/PL 控制字交换；LUT 和 FF 主要用于 HDMI 时序、BRAM 读写控制、灰度转换、Sobel 计算和显示模式选择。实验五相比前面实验增加了控制通路和显示选择逻辑，因此资源占用会高于单纯 HDMI 图案显示，但仍处于 ZYNQ7020 资源范围内。

上位机输入格式扩展本身不会明显增加 FPGA 资源，因为图片解码和预处理放在 PC 侧完成。这个设计取舍比较适合课程实验：硬件侧保持稳定，输入侧灵活性由软件承担，调试成本低一些。

6.2 时序结果




图 10 实验五综合扩展时序结果

时序分析主要关注 Setup、Hold 和 Pulse Width。实验截图显示工程可以完成综合实现并生成 bitstream，说明当前设计在实验使用的时钟约束下可以进行上板验证。实际演示中 HDMI 能够稳定输出画面，也从现象上说明像素时钟、BRAM 读取和显示控制链路能够连续工作。

需要注意的是，课程实验中的串口传输速率较低，整体帧率主要受 UART 速度限制，而不是 Sobel 计算本身。PL 端图像处理是流水线结构，一旦图像已经进入 BRAM，灰度、边缘和显示模式选择可以按像素时钟连续输出；真正耗时的是 PC 到 PS 的串口传输过程。

6.3 性能瓶颈分析

本系统主要瓶颈有三个：

1. 串口带宽。基础图像为 128×72 ，RGB888 一帧约 27 KB，加上帧头和行头后传输时间较明显。如果波特率保持 115200，刷新速度不适合高帧率视频。
2. 上位机预处理。新增图片格式需要先解码、缩放再发送。对单张图片影响不大；若输入视频或摄像头连续帧，则上位机处理和串口发送会共同限制刷新速度。
3. BRAM 地址和显示坐标约定。PS 写入地址、PL 读取地址和 HDMI 坐标映射必须一致，否则会出现图像错位、花屏或显示不刷新。

从课程设计目标来看，当前性能已经能满足功能演示。若后续继续优化，可以考虑提高 UART 波特率、使用更高带宽接口，或者在 PS/PL 之间采用更完整的 DMA 图像传输方案。

7 问题记录与处理

7.1 串口占用问题

调试时最容易遇到的问题是串口被多个软件同时占用。例如上位机正在发送图像时，串口助手无法再打开同一个 COM 口；反过来，如果串口助手已经打开，上位机发送会失败。处理方法是一次只保留一个串口程序连接：需要看 PS 端打印信息时打开串口助手；需要发送图像时关闭串口助手，改用上位机程序连接。

7.2 SDK 运行和只读工作区问题

Vivado 导出硬件后启动 SDK 时，曾遇到工作区目录只读导致 SDK 报错的问题。后续处理方式是更换可写工作区，或者清理只读属性后再启动 SDK。PS 程序运行时，需要先确认 bitstream 已经下载到 FPGA，再在 SDK 中选择对应的应用工程运行。

7.3 图像格式与尺寸匹配问题

输入扩展时不能只看上位机能不能打开图片，还要看最终送给 FPGA 的帧是否满足工程约定。若帧头中的宽高、格式字段或实际像素数量不一致，PS 端可能一直等待帧头或拒绝当前帧。最终采用上位机统一预处理方案，先把不同来源的图片转成 RGB888 和目标尺寸，再通过原协议发送，避免把格式差异传到硬件侧。

7.4 显示控制不同步问题

显示模式、阈值和叠加开关由控制帧写入 BRAM 控制区。如果 PS 写入地址和 PL 读取地址不一致，就会出现上位机发送了控制命令但 HDMI 画面不变化的现象。因此调试时需要同时检查上位机发送日志、PS 串口打印和 PL 端地址定义，保证控制字地址约定一致。

8 总结

本次最终报告主要记录第二周围绕实验五展开的工作。基础部分完成了 PC 上位机、PS 程序、BRAM 缓存、PL 图像处理和 HDMI 显示之间的完整联调，实现了原图、灰度、边缘、彩色叠加显示以及阈值控制。相比前面几个实验，实验五更接近一个完整的小系统：既有图像数据通路，也有控制命令通路。

综合扩展部分选择了上位机输入扩展方向。实际实现中，本组没有盲目扩大硬件改动范围，而是把新增图片格式读取和预处理放在 PC 端完成，再将统一后的 RGB888 数据送入 FPGA。这种方案虽然不像完全改 PL 尺寸那样激进，但更稳定，也更符合当前实验基础：硬件侧复用已经跑通的 UART/BRAM/HDMI 链路，上位机侧负责输入灵活性。

通过这次实验，我们对 ZYNQ 平台中 PS 与 PL 的分工有了更具体的认识。PS 更适合协议解析和控制管理，PL 更适合稳定时序下的图像流水线处理；上位机则适合处理文件格式、图像缩放和用户交互。真正上板时，很多问题并不是某一段代码单独出错，而是协议、地址、时序和外设状态没有对齐。把这些接口逐一确认清楚，是本次课程设计最大的收获。

A 提交文件说明

本次最终报告相关文件位于仓库的 报告 目录：

- 菲菲公组_FPGA课程设计综合报告.pdf：最终报告 PDF。
- 课程综合报告_LaTeX/main.tex：最终报告 LaTeX 源文件。
- 课程综合报告_LaTeX/figures：报告使用的图片素材。
- 实验五基础.docx：实验五基础现象记录。
- 展示说明.docx：实验五综合扩展展示说明。
- sobel_05_综合扩展任务1_代码修改说明.docx：综合扩展代码修改说明。

第一周相关实验的 Markdown 报告和扩展说明仍保留在 报告 目录中，作为前期提交材料和过程记录。