


YT8511 的应用说明 V1.3

一. 简述

YT8511 是一款单口、低功耗 10M/100M/1000M 以太网 PHY 收发器。YT8511 兼容 2.5v/3.3v RGMII 接口，并且支持 100M 长距离数据传输(4 对线)。

二. 电源



YT8511 只需一路 3.3v 电压(320mA)即可，其内部集成有一路 DC/DC 与一路 LDO。DC/DC 固定产生 1.2v 电压给芯片 core 部分供电；LDO 根据设置（由 pin30 管脚外部是否上拉电阻），产生 3.3v 或 2.5v 电压，作为 RGMII 的接口电平。

Pin30 外接上拉 4.7k 电阻，VDDH_REG 输出 2.5v；Pin30 不接电阻，VDDH_RE 输出 3.3v


外置电感推荐使用 4.7uH，DCR 小于 300mΩ，饱和电流大于 1.2A；

1.2V 也可使用外置电源。使用外置电源时，pin38 DVDDL 接外置 1.2v，pin2 Lx 悬空，取消电感，且设置扩展寄存器 extReg0x53 bit9:8 为 0 1 (默认是 0 0)

YT8511各管脚电压


Crystal	Reset	INT	LED	xMII	MDIO
1.2v	VDDIO_REG	VDDIO_REG	VDDIO_REG	VDDIO_REG	VDDIO_REG

三. 时钟、复位与偏置



YT8511 的 Rbias 管脚需接一 2.4k(1%精度)电阻到地,芯片内各物理参数与此有关。

YT8511 可外接 25M 晶体时钟,也可采用 25M 外部时钟源直接接至 XTAL_OUT 管脚,同时将 XTAL_IN 接地(如下图)。YT8511 的时钟信号电平是 1.2v




Pin23 管脚默认输出 25M 时钟信号, 可通过 phy 扩展寄存器 0x0C 的 Bit3,2,1 来配置此管脚的时钟信号。

Bit3: 默认 0-----Enable 输出; 1-----Disable 时钟输出


Bit2, 1: 00----- 25M PLL 源; 默认 01----- 25M xtal 源; 10----- 62.5M PLL 源 ; 11-----125M PLL 源

需注意的是 PLL 类型时钟源在 phy 处于 sleep 状态时会被关闭。若使 PLL 类型时钟在 link down 时也输出, 则需配置扩展寄存器 extReg0x27 bit15 为 0

Pin1 管脚电平若被拉至低电平大于 20ms, 且时钟信号在此期间能稳定下来, 则能可靠地复位 YT8511,将所有寄存器值恢复默认值。



四. MDI 接口



YT8511 内置端口自转功能，能自动识别直连线或交叉网线。YT8511 内置 100Ω 端接电阻、电压型输出，100n 电容接地而非接电源，典型连接如左图所示

五. MDIO 通信接口


MDIO 接口包括两根信号线: MDC(pin40)和 MDIO(pin39)，YT8512 的 MDC 所支持数据时钟频率达到 12.5M，MDIO 支持双向数据交换。

尽管内部有上拉，MDIO 在使用中，外部需采用 4.7k 电阻上拉至 VDDH_REG。

	Preamble (32bits)	Start (2bits)	OP Code (2bits)	PHYAD (5bits)	REGAD (5bits)	Turn Around (2bits)	Data (16bits)	Idle
Read	1.....1	01	10	A ₄ A ₃ A ₂ A ₁ A ₀	R ₄ R ₃ R ₂ R ₁ R ₀	Z0	D15.....D0	Z [*]
Write	1.....1	01	01	A ₄ A ₃ A ₂ A ₁ A ₀	R ₄ R ₃ R ₂ R ₁ R ₀	10	D15.....D0	Z [*]

六. RGMII 接口

YT8511 支持 RGMII 接口，并且内部集成 tx clk 时延，具体 delay 时间可分别通过 phy 扩展寄存器 0x0c 的 Bit7:4 以及 Bit0 来设置



工作在 1000M 时，MAC 与 phy 之间通过 RGMII 互连，其中对 tx delay 与 rx delay 的配置有要求

1. 一般地，tx delay 是在 MAC 这端默认配置。

但若 MAC 此端的 tx delay 没配置，或者是还需 phy 这边也适配做微调，那么可通过 phy 的以下扩展寄存器做调整。

ext Reg0x0C Bit7:4 (上电默认值 0101)

tx delay= N*150-350 ps (N 为 Bit7:4 所代表的十进制值)

2. rx delay 默认是在 phy 这端进行配置

YT8511 上电默认,rx delay 是 1.8ns。若实际应用中，此 delay 值还需微调，可通过以下扩展寄存器在 1.8ns 基础上再增加。(ext Reg0x1E 上电默认是 0x300)

ext Reg0x1E = 0x300 ,增加 0ps

ext Reg0x1E = 0x700 ,增加 200ps

ext Reg0x1E = 0xF00 ,增加 500ps


ext Reg0x1E = 0x1F00 ,增加 850ps

七. PHY 地址的设置

YT8511 的地址通过 pin21,pin28,pin29 管脚是否外接上下拉电阻决定。

Phy地址			
管脚号	管脚名	默认电平	地址位
pin21	LED_ACT	1	addr2
pin28	RXD1	0	addr1
pin29	RXD0	0	addr0

假设如下图所示连接，则 phy 地址为 011，十进制 3




八. LED 输出及配置

YT8511 有三个管脚用来做 LED 状态指示。默认情况下：

管脚号	名称	功能
pin21	LED0_ACT	10M/100M/1000M发送包时，闪烁；低有效
pin22	LED_1000	1000M link时，长亮；低有效
pin24	LED_10_100	100M link时，长亮；低有效

由于此三个管脚还会作为 POS 功能配置管脚，会外接上下拉电阻，这样会影响到在作为 LED 输出时，是低有效(Sink 电流)还是高有效(Source 电流)：


若外接上拉电阻，低有效；外接下拉电阻，则高有效



LED_ACT、LED_1000、LED_10_100 的状态指示，可以分别通过 phy 扩展寄存器 0xB8,0xB9,0xBB 来做修改。

YT8511 Ext Reg0xb8/0xb9/0xbb功能描述	
Bit	功能
15:14	保留
13	1：当Bit10或Bit9为1，且有发送包，则LED闪烁 0：由其他位决定LED是否闪烁
12	1：phy link up且为full duplex时LED亮 0：phy link up且为full duplex时LED不亮
11	1：phy link up且为half duplex时LED亮 0：phy link up且为half duplex时LED不亮
10	当phy link up 且有发包时，并且以下三条件有一满足 A-Bit13被置1 B-Bit12:11被置1 C-Bit6:4被置1 1：LED闪 0：LED不闪
9	当phy link up 且有收包时，并且以下三条件有一满足 A-Bit13被置1 B-Bit12:11被置1 C-Bit6:4被置1 1：LED闪 0：LED不闪
8	此位置1，则link up且有发包，LED亮10ms
7	此位置1，则link up且有收包，LED亮10ms
6	此位置1，则link up且速率1000M，LED亮
5	此位置1，则link up且速率100M，LED亮
4	此位置1，则link up且速率10M，LED亮
3	该位为1，若link up且存在collision，LED闪
2	此位置1，则link up且收发包速率1000M，LED闪
1	此位置1，则link up且收发包速率100M，LED闪
0	此位置1，则link up且收发包速率10M，LED闪
默认值：ext Reg0xb8--0x670; 0xb9--0x20; 0xbb--0x40	

九. 发送包计数器与 YT8511 自发包



YT8511 内部有两个收包计数器，一个自发包 Generator。默认情况下，均是关闭的。可通过 ext_Reg0xA0 Bit15 来打开或关闭收包计数器。0 为关闭，1 为打开

两个计数器，MDI checker 用来统计来自网线侧的数据包；xMii Checker 用来统计来自 RGMII 总线侧的数据包，其中 ext_Reg0x38 Bit10 可用来选择 xMii Checker 是统计通过 xMII 总线来的外部数据包，还是 YT8511 自身 Generator 发送的数据包。该 Bit 为 1 则选择 Generator 发送的数据包；

具体的统计值，如上图，通过 ext_Reg0xAD 等寄存器获取，这些寄存器均为读清零。（上图中是两个寄存器的，例如 AD, AE；表示 32Bit 统计值，AD 为 MSB，AE 为 LSB）

要打开 Generator，相关寄存器有如下三个：

1. Ext_Reg0xA0 Bit14, Generator 的时钟控制位。默认 1 打开时钟
2. Ext_Reg0xA0 Bit13, 是否选择 Generator 产生的信号。默认 1，选择 xMII 上信号。要使用 Generator 的信号，需要将该位清 0
3. Ext_Reg0xA0 Bit12, Generator 开启开关。默认 0，关闭。

十. 寄存器读写

裕太寄存器按照访问方式可分为： MiiReg, ExtReg, MMDReg 三种

假设函数 read_reg(addr) 与 write_reg(addr,data)表示读写 mii 寄存器

函数名: read_reg(addr)

输入参数: addr, 需读取的 Mii 寄存器地址

返回值: 读取到的 mii 寄存器的值

函数名: write_reg(addr, data)

输入参数: addr, 需写入的 mii 寄存器地址; data, 要写入 Mii 寄存器内的数值

返回值: 无

Ext 寄存器的读写:

函数名: read_exreg(addr)

输入参数: addr, 读取的 Ext 寄存器地址

返回值: 读取到的 Ext 寄存器内的值

```
def read_exreg(addr):  
    write_reg(0x1e, addr)  
    d=read_reg(0x1f)  
    return d
```

函数名: write_exreg(addr,data)

输入参数: addr, 需写入的 Ext 寄存器地址; data, 要写入 Ext 寄存器内的数值

返回值: 无

```
def write_exreg(addr, data)  
    write_reg(0x1e, addr)  
    write_reg(0x1f, data)
```

MMD 寄存器的读写:

函数名: read_mdreg(device, addr)

输入参数: device, 要读取的 MMD 寄存器的器件地址,十六进制; addr, 要读取的 MMD 的寄存器地址, 十六进制

返回值: 读取到的 MMD 寄存器的值

```
def read_mdreg(device, addr):  
    write_reg(0x0d, device)  
    write_reg(0x0e,addr)  
    write_reg(0x0d, 0x4000+device)  
    d=read_reg(0x0e)  
    return d
```


(说明, 例如 MMD3 0x01,其中 3 即为 MMD 寄存器的器件地址; 0x01 为 MMD 的寄存器地址)

函数名: write_mdreg(device, addr, data)

输入参数: device, 要操作的 MMD 寄存器的器件地址, addr, 要操作的 MMD 的寄存器地址; data, 要写入 MMD 寄存器内的值

返回值: 无

```
def write_mdreg(addr, data)
    write_reg(0x0d, device)
    write_reg(0x0e, addr)
    write_reg(0x0d, 0x4000+device)
    write_reg(0x0e, data)
```



除了按照读写方式区分外, YT8511 内 mii 寄存器还又分为 mii 寄存器与 LDS Mii 寄存器
读写 LDS 寄存器, 可按如下步骤

函数名: read_ldsreg(addr)

输入参数: addr, 读取的 lds 寄存器地址

返回值: 读取到的 lds 寄存器内的值

函数名: write_ldsreg(addr, data)

输入参数: addr, 需写入的 lds 寄存器地址; data, 要写入 lds 寄存器内的数值

返回值: 无

```
def read_ldsreg(addr)
    write_exreg(0x100, 0x05) //打开读取 lds 寄存器开关
    a=read_reg(addr)
```



```
write_exreg(0x100,0x07) //关闭读取 lds 寄存器开关，恢复 100 的默认  
return a  
def write_ldsreg(addr, data)  
    write_exreg(0x100,0x05) //打开读取 lds 寄存器开关  
    write_reg(addr, data)  
    write_exreg(0x100, 0x07) //关闭读取 lds 寄存器开关
```

十一. 模板测试设置

1.基础设置

```
write_exreg (0x27,0x2026) ‘ 关闭 sleep mode  
write reg (0x10,0x02)
```

2.根据需要对应设置

千兆(0x09 寄存器的 Bit15,14,13 决定了 test mode, Bit12,11 决定了 master or slave)

Test Mode 1, Transmit waveform test

```
write reg (0x09,0x2200)  
write reg (0x00,0x8140) ‘关闭自协商，1000M 模式，软复位
```

Test Mode 2, Transmit Jitter test-master mode

```
write reg (0x09,0x5A00)  
write reg (0x00,0x8140) ‘关闭自协商，1000M 模式，软复位
```

Test Mode 3, Transmit Jitter test-slave mode

```
write reg (0x09,0x7200)  
write reg (0x00,0x8140) ‘关闭自协商，1000M 模式，软复位
```

Test Mode 4, Transmit distortion test

```
write reg (0x09,0x8200)  
write reg (0x00,0x8140) ‘关闭自协商，1000M 模式，软复位
```

百兆

```
write reg (0x00,0xA100) ‘关闭自协商，100M 模式，软复位
```

十兆

首先设置 exreg 0x000A 的 bit2 : 0 此三位

```
write_exreg (0x000A,0x209) ‘ 001----packet with all ones, 10MHz sine wave, for harmonic test  
write_exreg (0x000A,0x20A) ‘010----pseudo random, for TP_idle/Jitter/Differential voltage test  
write_exreg (0x000A,0x20B) ‘011----normal link pulse only  
write_exreg (0x000A,0x20C) ‘100----5MHz sine wave  
write_exreg (0x000A,0x20D) ‘others---Normal mode
```

再次，write reg (0x00,0x8100) ‘关闭自协商，10M 模式，软复位

十二. 有关 YT8511 软件编程

Phy 上电复位后, 如不做设置 (或者通过 0x00 寄存器关闭自协商, 设置为强制模式), 会与对端进行自协商或并行检测, 将接收到的对端能力储存在对应寄存器。

一般地标准软件平台, MAC 需要通过 MDIO 访问 phy 的以下寄存器, 通过以下所列寄存器来进行一系列逻辑运算, 得到一个本端 phy 与对端 phy 都支持的 speed、duplex 最终解析值以及目前的 link 状态, 然后依此解析值, MAC 配置自己的模式(speed、duplex)。MAC 所做的这一切, 都是需要通过编程实现。

标准解析speed、duplex时所用到的寄存器	
Reg0x0 Bit12	自协商开启还是关闭
Reg0x6 Bit0	对端是否支持自协商
Reg0x0 Bit8	本端强制条件下duplex: Full or Half
Reg0x0 Bit6, Reg0x0 Bit13	本端强制条件下speed: 千兆、百兆、十兆
Reg0x9 Bit9, Reg0x0A Bit11	本端与对端各自是否具备千兆Full能力
Reg0x4 Bit8, Reg0x5 Bit8	本端与对端各自是否具备百兆Full能力
Reg0x4 Bit7, Reg0x5 Bit7	本端与对端各自是否具备百兆Half能力
Reg0x4 Bit6, Reg0x5 Bit6	本端与对端各自是否具备十兆Full能力
Reg0x4 Bit5, Reg0x5 Bit5	本端与对端各自是否具备十兆Half能力
裕太车通 实时link状态通过读取Reg0x1 Bit2两次获取 裕太车通	

为了简化编程过程, YT8511 将上述的解析过程 (逻辑运算) 自我实现, 并且将最终的解析结果储存在 Reg0x11 寄存器。

直接自Reg0x11获取解析后的link、speed、duplex信息					
Bit15 : 14	speed	Bit13	duplex	Bit10	Link status
0 0	10M	1	full	0	linkdown
0 1	100M	0	half	1	linkup
1 0	1000M				
1 1	保留				

所以对于 YT8511, 可以在上电复位后 (或通信前), 由 MAC 读取 0x11 寄存器, 首先判断 Bit10 是否为 1, 若为 1, 再来通过 Bit15:14, Bit13 得到 speed、duplex 状态, 依此来配置 MAC 后, 即可进行正常通信。

十三. 10M 时假 LINK

如果在硬件电路设计中, phy 与变压器的连线侧的中心抽头是连在一起, 会导致在 10M

速率时，不插网线条件下，YT8511 还会判断网络 link。为解决此问题，可以将四个中心抽头不连接在一起，或者是软件上做如下配置：

将 ext Reg0xA Bit10 清 0

十四. RGMII 信号布线

YT8511 的 RGMII 走线长度建议不超过 4.5inch，且不串电阻、对地不并电容

十五. 应用于 LED 拼接屏时的注意事项

YT8511 的 pin4, pin5 管脚承受电压是 1.2v，而非 3.3v。

YT8511 的 pin23, 可输出 clk 时钟，是 3.3v 电平。

若 YT8511 用到 3.3v 电平的外置时钟时，需要做分压后接到 pin5，即 xtal_in 管脚。

